[发明专利]一种可综合的CPU模型

说明书

本发明公开一种可综合的CPU模型，本CPU模型配置多个总线接口，每个总线接口均有自己的ID。所述CPU模型包括指令获取模块、指令解析模块、数据比较模块、接口仲裁路由模块和总线协议生成模块。指令获取模块用于获取模型运行所需的指令，并将指令提供给指令解析模块；指令解析模块将编译后的指令解析成CPU能够识别的二进制，达到区分指令功能的目的，然后将解析后的指令传递至数据比较模块；数据比较模块将执行完指令的结果与收到的指令进行比较，从而判断指令是否正确执行；接口仲裁路由模块根据指令内容决定发送的总线端口；总线协议生成模块将接收到的指令或数据按照总线协议格式发送到总线接口。

技术领域

本发明涉及一种可综合的CPU模型，用于CPU与总线之间的逻辑功能验证。

背景技术

随着集成电路的不断发展，系统设计的规模越来越大，模块划分的也越来越复杂，作为调度系统工作的核心CPU，显得也越来越重要。一般CPU作为系统的重要组成部分，多采用授权的IP，使用的灵活性和便利性均受到限制。在整个ASIC设计过程之中，前期需要配置CPU参数，将CPU集成进系统，进行RTL仿真，后期还需要进行FPGA综合下板子调试。经过一系列的行为才能通过CPU调度整个系统，观察整个系统的行为是否符合预期。但是若只是验证CPU外的逻辑功能，这将带来巨大的时间成本以及人力成本。

发明内容

针对现有技术的缺陷，本发明提供一种可综合的CPU模型，通过模仿CPU的行为，驱动不同类型总线进行系统的读写等操作，来实现CPU系统对外围模块的配置和使用，达到CPU系统原型验证的目的，甚至可以在简单的无需复杂运算的场合，实现对CPU的全替换。

为了解决所述技术问题，本发明采用的技术方案是：一种可综合的CPU模型，本CPU模型配置多个总线接口，包括指令获取模块、指令解析模块、数据比较模块、接口仲裁路由模块和总线协议生成模块；

所述指令获取模块用于获取模型运行所需的指令，并将指令提供给指令解析模块；

指令解析模块实现对编译后的指令解析成CPU能够识别的二进制，达到区分指令功能的目的，然后将解析后的指令传递至数据比较模块；

数据比较模块将执行完指令的结果与收到的指令进行比较，从而判断指令是否正确执行；

接口仲裁路由模块根据指令内容决定发送的总线端口；

总线协议生成模块将接收到的指令或数据按照总线协议格式发送到总线接口，达到将数据转换成标准总线协议接口的功能。

进一步的，所述指令获取模块为指令存储模块、指令读取模块、外设接口中的一种或多个组合。

进一步的，指令获取模块为多个组合时，CPU模型设置指令获取启动模块，所述指令获取启动模块为外部引脚接拨码开关。

进一步的，本CPU模型挂载的总线接口类型包括AHB总线接口、APB总线接口和AXI总线接口。

进一步的，本CPU挂载AHB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、BURST、SIZE、ADDR、DATA共7部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，BURST代表该笔传输的burst类型，SIZE表示该笔传输的数据大小，ADDR为接受命令的具体地址，DATA为发送的具体数据。

进一步的，本CPU挂载APB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、ADDR、STRB、DATA共6部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，ADDR为接受命令的具体地址，STRB为APB 4使用的STRB信号，DATA为发送的具体数据。