[发明专利]一种可综合的CPU模型

权利要求书

1.一种可综合的CPU模型，其特征在于：本CPU模型配置多个总线接口，每个总线接口均有自己的ID；所述CPU模型包括指令获取模块、指令解析模块、数据比较模块、接口仲裁路由模块和总线协议生成模块；

所述指令获取模块用于获取模型运行所需的指令，并将指令提供给指令解析模块；

指令解析模块将编译后的指令解析成CPU能够识别的二进制，达到区分指令功能的目的，然后将解析后的指令传递至数据比较模块；

数据比较模块将执行完指令的结果与收到的指令进行比较，从而判断指令是否正确执行；

接口仲裁路由模块根据指令内容决定发送的总线端口；

总线协议生成模块将接收到的指令或数据按照总线协议格式发送到总线接口，达到将数据转换成标准总线协议接口的功能。

2.根据权利要求1所述的可综合的CPU模型，其特征在于：所述指令获取模块为指令存储模块、指令读取模块、外设接口中的一种或多个组合。

3.根据权利要求2所述的可综合的CPU模型，其特征在于：指令获取模块为多个组合时，CPU模型设置指令获取启动模块，所述指令获取启动模块为外部引脚接拨码开关。

4.根据权利要求1所述的可综合的CPU模型，其特征在于：本CPU模型挂载的总线接口类型包括AHB总线接口、APB总线接口和AXI总线接口。

5.根据权利要求4所述的可综合的CPU模型，其特征在于：本CPU模型挂载AHB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、BURST、SIZE、ADDR、DATA共7部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，BURST代表该笔传输的burst类型，SIZE表示该笔传输的数据大小，ADDR为接受命令的具体地址，DATA为发送的具体数据。

6.根据权利要求4所述的可综合的CPU模型，其特征在于：本CPU挂载APB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、ADDR、STRB、DATA共6部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，ADDR为接受命令的具体地址，STRB为APB 4使用的STRB信号，DATA为发送的具体数据。

7.根据权利要求4所述的可综合的CPU模型，其特征在于：本CPU模型挂载AXI总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、BURST、SIZE、LENGTH、ADDR、DATA共8部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，BURST代表该笔传输的burst类型，SIZE表示该笔传输的数据大小，LENGTH表示此次传输的数据长度，ADDR为接受命令的具体地址，DATA为发送的具体数据。

8.根据权利要求1-7任一项所述的可综合的CPU模型，其特征在于：本模型支持的协议包括AHB、AHB-lite、AMBA 2 APB、AMBA 3 APB、AMBA 4 APB、AXI3、AXI4、AXI4-LITE。