[发明专利]仿真系统以及存储、读取仿真数据的方法

说明书

本公开实施例提供一种仿真系统以及存储、读取仿真数据的方法，其中仿真系统包括：主机；与主机通信连接的多个硬件仿真器，多个硬件仿真器包括第一硬件仿真器和第二硬件仿真器；分别与主机和该多个硬件仿真器通信连接的存储系统；第一硬件仿真器被配置为：从主机获取设计的第一模块，对第一模块进行硬件仿真，得到第一仿真数据，将第一仿真数据传输到存储系统；第二硬件仿真器被配置为：从主机获取设计的第二模块，对第二模块进行硬件仿真，得到第二仿真数据，将第二仿真数据传输到存储系统；存储系统被配置为：接收第一仿真数据和第二仿真数据，并存储到存储系统的第一存储单元。本公开实施例能够完全存储仿真数据，使得硬件仿真过程连续进行。

技术领域

本公开实施例涉及逻辑系统设计技术领域，具体涉及一种仿真系统以及存储、读取仿真数据的方法。

背景技术

逻辑系统设计(简称设计)是指用于ASIC(Application Specific IntegratedCircuit，专用集成电路)、SOC(System-On-Chip，片上系统芯片)等电路的设计。设计一般通过专门的HDL(Hardware Description Language，硬件描述语言) 来完成。利用HDL可逐层具体化描述设计，使得设计复杂的电路结构可使用一系列的模块来表示。

在对设计进行硬件仿真时，硬件仿真器会生成仿真数据。此时，需要提供仿真数据存储方案，以保障仿真数据能够被完全存储。

发明内容

有鉴于此，本公开实施例提供一种仿真系统以及存储、读取仿真数据的方法，以保障仿真数据能够被完全存储。

为实现上述目的，本公开实施例提供如下技术方案。

第一方面，本公开实施例提供一种仿真系统，包括：主机；与主机通信连接的多个硬件仿真器，该多个硬件仿真器包括第一硬件仿真器和第二硬件仿真器；以及分别与主机和该多个硬件仿真器通信连接的存储系统，其中，第一硬件仿真器被配置为：从主机获取设计的第一模块，对第一模块进行硬件仿真，以得到第一仿真数据，将第一仿真数据传输到存储系统；第二硬件仿真器被配置为：从主机获取设计的第二模块，对第二模块进行硬件仿真，以得到第二仿真数据，将第二仿真数据传输到存储系统；存储系统被配置为：接收第一仿真数据和第二仿真数据，以及将第一仿真数据和第二仿真数据存储到存储系统中的第一存储单元。

第二方面，本公开实施例提供一种存储仿真数据的方法，包括：

从主机下载设计的第一模块；

对第一模块进行硬件仿真，以得到第一硬件仿真器的第一仿真数据；

将第一仿真数据传输到与多个硬件仿真器通信连接的存储系统，以使得第一仿真数据存储到存储系统中的第一存储单元，该多个硬件仿真器包括第一硬件仿真器。

第三方面，本公开实施例提供一种读取仿真数据的方法，包括：

获取主机传输的数据读取指令，该数据读取指令用于读取第一硬件仿真器的仿真数据，该仿真数据包括第一仿真数据，该第一仿真数据存储于存储系统的第一存储单元中，该存储系统与多个硬件仿真器通信连接，且该多个硬件仿真器包括第一硬件仿真器；以及

响应于该数据读取指令，向存储系统传输命令，该命令至少指示存储系统将第一存储单元中的第一仿真数据传输给主机。