[发明专利]集成电路及其形成方法

说明书

半导体工艺系统蚀刻位于半导体晶圆上的栅极金属。半导体工艺系统包括基于机器学习的分析模型。分析模型动态地选择用于蚀刻工艺的工艺条件。然后，工艺系统将选择的工艺条件数据用于下一个蚀刻工艺。本申请的实施例提供了集成电路及其形成方法。

技术领域

本发明涉及半导体制造领域。更具体地，本发明涉及用于半导体制造的蚀刻工艺。

背景技术

一直存在对于增加包括智能手机、平板电脑、台式计算机、笔记本电脑以及许多其他类型的电子器件在内的电子器件的计算功率的持续需求。集成电路提供用于这些电子器件的计算功率。增加集成电路中的计算功率的一种方式是增加半导体衬底的给定区域可以包括的晶体管和其他集成电路部件的数量。

为了持续减小集成电路中部件的尺寸，实施了各个薄膜沉积技术、蚀刻技术和其他处理技术。这些技术可以形成非常小的部件。但是，这些技术在确保适当地形成部件方面也面临严重的困难。

发明内容

本申请的实施例提供一种集成电路，包括：层间介电层；第一晶体管，所述第一晶体管包括：第一沟槽，形成在所述层间介电层中；栅极电介质，设置在所述第一沟槽的侧壁上以及所述第一沟槽的底部上，栅电极，所述栅电极包括：第一栅极金属，设置在所述第一沟槽底部处的所述栅极电介质上，以及导电栅极填充材料，设置在所述第一沟槽中的所述第一栅极金属上方；其中，所述导电栅极填充材料在所述第一沟槽内比所述第一栅极金属延伸至更高的垂直水平。

本申请的实施例提供一种方法，包括：在与第一晶体管的沟道区对应的多个第一半导体纳米片上方的层间介电层中形成第一沟槽；在所述第一沟槽的底部上沉积栅极电介质；在所述栅极电介质上的所述第一沟槽中沉积所述第一晶体管的第一栅极金属；以及用导电栅极填充材料填充位于所述第一栅极金属上方所述第一沟槽，其中，所述导电栅极填充材料在所述第一沟槽内比所述第一栅极金属延伸至更高的垂直水平。在一些实施例中，还包括：选择用于所述第一栅极金属的原子层蚀刻工艺的参数；以及在用所述导电栅极填充材料填充所述第一沟槽之前，用所述原子层蚀刻工艺图案化位于所述第一沟槽内的所述第一栅极金属。在一些实施例中，还包括，用通过机器学习工艺训练的分析模型来选择用于所述原子层蚀刻工艺的所述参数。

本申请的实施例提供一种方法，包括：用机器学习工艺训练分析模型以选择用于原子层蚀刻工艺的参数；在集成电路的层间介电层中的沟槽中沉积晶体管的栅极金属；用所述分析模型选择用于蚀刻所述栅极金属的蚀刻参数；以及基于所述选择的蚀刻参数用所述原子层蚀刻工艺来蚀刻所述栅极金属。

本申请的实施例提供了具有金属栅极填充物结构的半导体器件。

附图说明

图1A至图1M是根据一个实施例的处于各个处理阶段的集成电路的截面图。

图2A是根据一个实施例的半导体工艺系统的插图。

图2B是示出在原子层蚀刻工艺的循环期间的流体流动的曲线图。

图3A是半导体工艺系统的控制系统的框图。

图3B是根据一个实施例的分析模型的框图。

图4是根据一个实施例的用于训练控制系统的分析模型的工艺的流程图。

图5是根据一个实施例的用于结合分析模型执行薄膜沉积工艺的工艺的流程图。

具体实施方式

在以下描述中，描述了用于集成电路管芯内的各个层和结构的许多厚度和材料。对于各个实施例，以示例性的方式给出了特定的尺寸和材料。按照本发明，本领域技术人员将认识到，在不脱离本发明的范围的情况下，可以在许多情况下使用其他尺寸和材料。