[发明专利]存储器阵列器件及其形成方法

说明书

存储器阵列器件包括位于半导体衬底上方的晶体管的堆叠件，该堆叠件的第一晶体管设置在该堆叠件的第二晶体管上方。第一晶体管包括沿着第一字线的第一存储器膜以及沿着源极线和位线的第一沟道区域，第一存储器膜设置在第一沟道区域和第一字线之间。第二晶体管包括沿着第二字线的第二存储器膜以及沿着源极线和位线的第二沟道区域，第二存储器膜设置在第二沟道区域和第二字线之间。存储器阵列器件包括电连接至第一字线的第一阶梯通孔和电连接至第二字线的第二阶梯通孔，第二阶梯通孔和第一阶梯通孔具有不同的宽度。本发明的实施例还涉及存储器阵列器件的形成方法。

技术领域

本发明的实施例涉及存储器阵列器件及其形成方法。

背景技术

半导体存储器用于集成电路中，以用于包括例如收音机、电视、手机和个人计算设备的电子应用。半导体存储器包括两大类。一种是易失性存储器；另一种是非易失性存储器。易失性存储器包括随机存取存储器 (RAM)，RAM可以进一步分为两个子类：静态随机存取存储器(SRAM) 和动态随机存取存储器(DRAM)。SRAM和DRAM都是易失性的，因为它们在断电时会丢失它们存储的信息。

另一方面，非易失性存储器可以将数据保存在其上。一种非易失性半导体存储器是铁电随机存取存储器(FeRAM或FRAM)。FeRAM的优点包括它的快速的写入/读取速度和小尺寸。

发明内容

本发明的实施例提供了一种存储器阵列器件，包括：晶体管的堆叠件，位于半导体衬底上方，所述晶体管的堆叠件包括位于第二薄膜晶体管上方的第一薄膜晶体管，所述第一薄膜晶体管包括：第一存储器膜，沿着第一字线；和第一沟道区域，沿着第一源极线和第一位线，其中，所述第一存储器膜设置在所述第一沟道区域和所述第一字线之间；所述第二薄膜晶体管包括：第二存储器膜，沿着第二字线；和第二沟道区域，沿着所述第一源极线和所述第一位线，其中，所述第二存储器膜设置在所述第二沟道区域和所述第二字线之间；第一阶梯通孔，电连接至所述第一字线，所述第一阶梯通孔具有第一宽度；以及第二阶梯通孔，电连接至所述第二字线，所述第二阶梯通孔包括第二宽度，所述第二宽度大于所述第一宽度。

本发明的另一实施例提供了一种存储器阵列器件，包括：半导体衬底；字线堆叠件；第一阶梯通孔，连接至所述字线堆叠件的第一字线，所述第一阶梯通孔包括第一宽度和第一高度；第二阶梯通孔，连接至所述字线堆叠件的第二字线，所述第一字线位于所述第二字线上方，所述第二阶梯通孔包括第二宽度和第二高度，所述第二宽度大于所述第一宽度，并且所述第二高度大于所述第一高度；以及存储器单元堆叠件，所述存储器单元堆叠件包括：第一薄膜晶体管，其中，所述第一字线的部分提供所述第一薄膜晶体管的栅电极；和第二薄膜晶体管，其中，所述第一薄膜晶体管设置在所述第二薄膜晶体管上方，并且其中，所述第二字线的部分提供所述第二薄膜晶体管的栅电极。

本发明的又一实施例提供了一种形成存储器阵列器件的方法，包括：在导电层的多层堆叠件的第一区域中形成存储器单元的堆叠件，第一导电层的部分是所述存储器单元的堆叠件中的第一存储器单元的栅电极，并且第二导电层的部分是所述存储器单元的堆叠件中的第二存储器单元的栅电极；在所述导电层的多层堆叠件的第二区域中形成导电阶梯结构；在所述导电阶梯结构上方形成介电层；通过形成穿过所述介电层的第一开口暴露所述第一导电层，所述第一开口包括第一宽度并且位于距所述第一区域第一距离处；通过形成穿过所述介电层的第二开口暴露所述第二导电层，所述第二开口包括第二宽度并且位于距所述第一区域第二距离处，所述第二宽度大于所述第一宽度，并且所述第二距离大于所述第一距离；在所述第一开口中形成第一导电通孔；以及在所述第二开口中形成第二导电通孔。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A、图1B和图1C示出了根据一些实施例的存储器阵列的立体图、电路图和顶视图。