[发明专利]保护电路以及集线器芯片

说明书

一种保护电路，适用于一集线器芯片中。集线器芯片具有一传输接口。传输接口包括一电源引脚以及一数据引脚。本发明的保护电路包括一电压产生电路、一PMOS晶体管以及一检测电路。电压产生电路根据电源引脚及数据引脚的电压，产生并调整一输出电压。PMOS晶体管耦接电源引脚及数据引脚。PMOS晶体管的基极接收输出电压。检测电路检测电源引脚的电压。当电源引脚的电压为一第一电压时，检测电路传送数据引脚的电压予PMOS晶体管的栅极。

技术领域

本发明是有关于一种保护电路，特别是有关于一种用以避免一集线器芯片的引脚电压相互干扰的保护电路。

背景技术

为了扩充端口的数量，计算机装置通常利用一集线器hub)芯片耦接到多个外部外围装置，并利用集线器芯片与外围装置沟通。集线器芯片具有许多传输接口，用以连接计算机装置及外围装置。一般而言，每一传输接口具有至少一电源引脚以及至少一数据引脚。电源引脚用以传送电源。此电源可能来自计算机装置或一电源适配器(adapter)。一般来说，集线器芯片包含有一降压器用以将电源引脚收到的5V转为3.3V，再传送3.3V至集线器芯片的核心电路。或是在集线器的电路板上外接一降压器，用以将5V转为3.3V，再传送3.3V至集线器芯片的电源引脚。当计算机装置或电源适配器停止供电时(如计算机装置命令集线器芯片进入休眠模式)，集线器芯片每端口的电源引脚的电压电平理论上应为低电平电压(例如0V)。此时，来自下行端口的外部外围装置(特别是有自带电源的外部装置，例如有外接电源或是有电池的外部外围装置)的数据引脚的电压将通过集线器芯片之数据引脚传入集线器芯片内部的某些电路路径而影响集线器芯片的电源引脚的电压，使得集线器芯片的电源引脚的电压不为低电平(例如高于2.7V)，此将使集线器芯片误动作，甚至造成集线器芯片当机。在此例中，当计算机装置或电源适配器再度供电时，集线器芯片无法正常动作。

发明内容

本发明之一实施例提供一种保护电路，适用于一集线器芯片中。集线器芯片具有一传输接口。传输接口包括一电源引脚以及一数据引脚。本发明的保护电路包括一电压产生电路、一PMOS晶体管以及一检测电路。电压产生电路根据电源引脚及数据引脚的电压，产生并调整一输出电压。PMOS晶体管的第一电极耦接电源引脚。PMOS晶体管的第二电极耦接数据引脚。PMOS晶体管的基极接收输出电压。检测电路检测电源引脚的电压。当电源引脚的电压为一低电平电压时，检测电路传送数据引脚的电压予PMOS晶体管的栅极。

在另一实施例中，保护电路包括一阻挡元件以及一静电放电电路。阻挡元件耦接于电源引脚与一节点之间，用以阻挡来自节点的电流进入电源引脚。静电放电电路耦接于节点以及数据节点之间。当一静电放电事件发生于数据节点时，静电放电电路提供一放电路径，用以将一静电放电电流由数据引脚，经过节点，释放至一接地节点。

本发明之另一实施例提供一种保护电路，适用于一集线器芯片中。集线器芯片具有一传输接口。传输接口包括一电源引脚以及一数据引脚。本发明的保护电路包括一电压产生电路、一第一PMOS晶体管、一第二PMOS晶体管、一阻挡元件以及一静电放电电路。电压产生电路根据电源引脚及数据引脚的电压，产生并调整一输出电压。第一PMOS晶体管耦接电源引脚及数据引脚。第一PMOS晶体管的基极接收输出电压。第二PMOS晶体管耦接电源引脚、第一PMOS晶体管的栅极以及数据引脚。第二PMOS晶体管的基极耦接第一PMOS晶体管的基极。阻挡元件耦接于电源引脚与一节点之间，用以阻挡来自节点的电流进入电源引脚。静电放电电路耦接于节点以及数据节点之间。

本发明之一实施例提供一种集线器芯片，包括至少一传输接口以及一控制电路。传输接口包括一第一数据引脚以及一第二数据引脚。控制电路用以设定第一数据引脚以及第二数据引脚的电压。当集线器芯片未接收到一外部电力时，控制电路设定第一数据引脚的电压大于一第一设定值，并设定第二数据引脚的电压小于一第二设定值。第一设定值大于第二设定值。外部电力来自主机或是一电源适配器。

附图说明

图1为本发明的操作系统的示意图。

图2A为本发明之控制电路的一可能示意图。