[发明专利]保护电路以及集线器芯片

权利要求书

1.一种保护电路，适用于一集线器芯片中，该集线器芯片具有一传输接口，该传输接口包括一电源引脚、一第一数据引脚以及一第二数据引脚，该保护电路包括：

一电压产生电路，根据该电源引脚及该第一数据引脚的电压，产生并调整一第一输出电压；

一第一PMOS晶体管，具有一第一栅极、一第一电极、一第二电极以及一第一基极，该第一电极耦接该电源引脚，该第二电极耦接该第一数据引脚，该第一基极接收该第一输出电压；以及

一第一检测电路，耦接该第一栅极，并检测该电源引脚的电压，

其中当该电源引脚的电压为一第一电压时，该第一检测电路传送该第一数据引脚的电压予该第一栅极。

2.如权利要求1所述的保护电路，其中当该电源引脚的电压为该第一电压时，该第一电极与该第二电极间的一通道被切断，并且该第一电极与该第一基极间的一本体二极管不导通。

3.如权利要求2所述的保护电路，其中该第一检测电路包括：

一第二PMOS晶体管，具有一第二栅极、一第三电极、一第四电极以及一第二基极，该第二栅极耦接该电源引脚，该第三电极耦接该第一栅极、该第四电极耦接该第一数据引脚，该第二基极耦接该第一基极。

4.如权利要求2所述的保护电路，还包括：

一第三PMOS晶体管，具有一第三栅极、一第五电极、一第六电极以及一第三基极，该第五电极耦接该电源引脚，该第六电极耦接该第二数据引脚，该第三基极接收一第二输出电压；以及

一第二检测电路，耦接该第三栅极，并检测该电源引脚的电压，

其中当该电源引脚的电压为该第一电压时，该第二检测电路传送该第二数据引脚的电压予该第三栅极。

其中，该电压产生电路根据该电源引脚及该第二数据引脚的电压，产生并调整该第二输出电压。

5.如权利要求4所述的保护电路，其中当该电源引脚的电压为该第一电压时，该第五电极与该第六电极间的一通道被切断，并且该第五电极与该第三基极间的一本体二极管不导通。

6.如权利要求5所述的保护电路，其中该第二检测电路包括：

一第四PMOS晶体管，具有一第四栅极、一第七电极、一第八电极以及一第四基极，该第四栅极耦接该电源引脚，该第七电极耦接该第三栅极、该第八电极耦接该第二数据引脚，该第四基极耦接该第三基极。

7.如权利要求3所述的保护电路，其中该电压产生电路包括：

一第五PMOS晶体管，具有一第五栅极、一第九电极、一第十电极以及一第五基极，该第五栅极耦接该电源引脚，该第九电极耦接该第一数据引脚；

一第六PMOS晶体管，具有一第六栅极、一第十一电极、一第十二电极以及一第六基极，该第六栅极耦接该第十电极，该第十一电极耦接该电源引脚，该第十二电极耦接该第五基极以及该第六基极，用以提供该第一输出电压；以及

一NMOS晶体管，具有一第七栅极、一第十三电极、一第十四电极以及一第七基极，该第七栅极耦接该电源引脚，该第十三电极耦接该第十电极，该第十四电极耦接该第七基极并耦接至一接地端。

8.如权利要求7所述的保护电路，其中当该电源引脚的电压为该第一电压时，该第五PMOS晶体管导通，该第六PMOS晶体管不导通，并且该第一输出电压约等于该第六栅极的电压与该第六PMOS晶体管的一临界电压的总合。

9.如权利要求8所述的保护电路，其中当该电源引脚的电压为一第二电压时，该第五PMOS晶体管不导通，该第六PMOS晶体管及该NMOS晶体管导通，并且该第一输出电压为该第二电压。

10.如权利要求1所述的保护电路，还包括：

一驱动电路，当该电源引脚的电压为一第二电压时，根据一逻辑数据，控制该第一PMOS晶体管，用以调整该第一数据引脚的电压，该第二电压大于该第一电压。