[发明专利]集成半导体装置的制备方法和集成半导体装置

说明书

本发明公开了一种集成半导体装置的制备方法和集成半导体装置，包括：在衬底上制备包含第一材料层和第二材料层的器件材料层；从第一材料层一侧进行第一图形化刻蚀，形成暴露部分第二材料层的台阶结构；分别在第一材料层上和从台阶结构暴露出的第二材料层上制备第一电极和第二电极，并制备覆盖于第一材料层、第二材料层和第二电极的保护层；在保护层上整面制备与第一电极电气接触的键合层；将键合层键合于载体；对器件材料层进行第二图形化刻蚀，以在载体上形成至少一个半导体器件。本发明利用键合层将电气连接结构置于器件的一侧，可提高光电器件的出光效率，并降低电力电气和功率器件的寄生电容，有助于提高集成半导体装置的器件性能。

技术领域

本发明涉及半导体器件制造技术领域，特别涉及一种集成半导体装置的制备方法和集成半导体装置。

背景技术

在传统半导体体系中，功能器件或装置和控制功能器件或装置的驱动电路常分开布置在不同晶圆或基板上，或者分布在同一晶圆或基板的不同区域位置，并依靠相关接线实现功能器件或装置与驱动电路的电气功能相关连接。例如化合物半导体器件完成制备后封装到PCB(Printed Circuit Board，印制电路板)电路或者TFT(Thin Film Transistor，薄膜晶体管)驱动上。这种集成方法因为占用区域范围大而无法进一步做到更小的器件尺寸和更高的器件密度。

公开号为US10297585B1的专利提出了一种集成器件的结构和制备方法，该制备方法主要包括以下过程：

步骤i、在硅片衬底上沉积氮化硅，并对氮化硅进行图形化，在TMAH(四甲基氢氧化铵)高温药液中以图形化的氮化硅作为掩膜层对硅片衬底进行腐蚀，得到倒金字塔形状的凹坑结构，然后去除氮化硅掩膜层；

步骤ii、在完成步骤i后的硅片衬底上进行金属镀膜并图形化，保留倒金字塔凹坑结构区域的金属；

步骤iii、在完成步骤ii的硅片衬底上利用PECVD(Plasma Enhanced ChemicalVapor Deposition，等离子体增强化学的气相沉积)方法沉积氮化硅薄膜，并在氮化硅薄膜上涂覆一层陶氏化学的聚合物树脂，并将聚合物树脂及氮化硅薄膜图形化，露出步骤ii中镀膜的金属，之后，通过巨量转移的方式，将不同的微型器件对准衬底上的目标区域，放置在聚合物树脂上，其中微型器件例如红、绿、蓝三种发光二极管，之后，通过高温固化的方式，将微型器件固定在聚合物树脂上；

步骤iv、采用扇出的方式进行器件电气互联，将器件的电气导通连接到步骤iii中图形化所露出的倒金字塔型的金属结构上；

步骤v、采用PECVD方法进行整面氮化硅薄膜沉积，并图形化露出下方的硅片衬底；

步骤vi、使用TMAH高温药液，将包括微型器件、倒金字塔型的金属结构在内的整体器件下方的硅片衬底材料进行腐蚀掏空处理，使得器件悬空；

步骤vii、对悬空的器件进行巨量转移的抓取和转移。

其中，在步骤vi中的腐蚀掏空过程中，利用有机材料固定器件，完成悬空后的制程，并利用步骤iii中制备的氮化硅薄膜作为机械支撑结构来支撑和保护上方的微型器件。

该方案中，在步骤iii中将微型器件固定在衬底上并在步骤iv中采用扇出的方式进行器件电气互联，在该过程中，进行电气互联的电气连接金属位于微型器件和衬底的上方，这种方式对器件并不，特别是对于光电器件而言，位于微型器件和衬底上方的电气连接金属大量地阻挡了出光面，导致了光电器件的出光效率偏低，而对于电力电气和功率器件而言，该方案的电气连接极易产生寄生电容，影响器件性能。

同时，该方案中，作为机械支撑结构的氮化硅薄膜本身存在着机械强度不足的问题，在器件尺寸较大时容易遭受破损，并且氮化硅在电气能力(电传输、热传输)能力表现较差，会影响到器件的性能释放。