[发明专利]芯片间的导电桥及其制造方法、芯片测试方法

说明书

本发明提供了一种芯片间的导电桥及其制造方法、芯片测试方法，可以在桥接区域中的待刻蚀层和桥面结构中的至少一层中刻蚀形成开口，在光刻胶涂覆和显影时，该开口可以确保桥面结构顶面上的光刻胶以合适的厚度、宽度以及较佳的形貌被有效保留下来（因为开口可以使得其中的光刻胶不被甩出），进而在以该光刻胶层为掩膜刻蚀待刻蚀层而形成导电桥时，光刻胶可以有效保护桥面结构及其顶面上的待刻蚀层，进而达到所需的导电桥形貌和宽度，性能可靠，避免形成的导电桥出现短路和断路的情况，进而减少芯片测试的误判现象。此外，通过导电桥的电传导作用，对导电桥电性连接的所有芯片一起进行点测，测试效率高。

技术领域

本发明涉及集成电路制造与测试技术领域，特别涉及一种芯片间的导电桥及其制造方法、芯片测试方法。

背景技术

在芯片制造技术中，一般可以基于同一晶圆(或称为衬底、晶片、载体)一道制造出多个芯片，且如何准确测试各个芯片的电学性能，也是芯片制造和使用过程中的重要环节，其中，这种测试通常被称为点测（Chip Probing，CP）或者针测（probe test）。

为了提高点测效率，降低单片晶圆的点测时间，通过会在形成芯片的过程中一道在两个或多个芯片之间的划片道（或称切割道）中形成呈凸台状的导电桥，该导电桥能将两个或多个芯片电性连接起来，由此可以在点测时使得两个或多个芯片一起测试。

然而，目前制作的导电桥容易出现短路或断路的情况，容易造成芯片测试的误判现象，影响测试结果准确性且不利于测试效率的进一步提高。

发明内容

本发明的目的在于提供一芯片间的导电桥及其制造方法、芯片测试方法，能够使得制造出的导电桥形貌较佳且性能可靠，避免导电桥出现短路或断路的情况，进而保证芯片测试效果和测试效率。

为解决上述技术问题，本发明提供一种芯片间的导电桥的制造方法，其包括：

提供一具有多个芯片区的衬底，相邻芯片区之间设有划片道，所述划片道中形成有顶面相对所述衬底的上表面凸起的桥面结构，所述桥面结构的顶面的至少一个位置处形成有开口；

至少在所述桥面结构及其两侧的划片道上依次覆盖待刻蚀层和光刻胶层，所述待刻蚀层和所述光刻胶层均在所述开口处随形覆盖且所述光刻胶层在所述开口处底部下陷；

图案化所述光刻胶层，图案化后的所述光刻胶层保留有底部下陷的部分；

以图案化后的所述光刻胶层为掩膜，刻蚀所述待刻蚀层，以形成导电桥，所述导电桥包括所述桥面结构以及堆叠在所述桥面结构的顶面上的所述待刻蚀层，且所述桥面结构和所述待刻蚀层中的至少一层为导电层，所述导电桥通过所述导电层与周围的至少两个所述芯片区中形成的芯片电性相连。

基于同一发明构思，本发明还提供一种芯片间的导电桥，所述导电桥形成在一衬底的相邻芯片区之间的划片道中，且所述导电桥包括：

桥面结构，所述桥面结构的顶面相对所述衬底的上表面凸起，且所述桥面结构的顶面的至少一个位置处形成有开口；

待刻蚀层，随形覆盖在所述桥面结构的顶面上且在所述开口处顶面下陷；

其中，所述桥面结构和所述待刻蚀层中的至少一层为导电层，以电性连接所述划片道周围的多个芯片区中的芯片。

基于同一发明构思，本发明还提供一种芯片测试方法，其包括：

采用本发明所述的芯片间的导电桥的制造方法，在一衬底上形成导电桥以及与所述导电桥电性连接的多个芯片；

利用所述导电桥的电传导作用，对与所述导电桥电性连接的多个芯片一起进行点测。

与现有技术相比，本发明的技术方案至少具有以下有益效果之一：