[发明专利]行译码电路及存储器

说明书

本发明提供一种行译码电路及存储器，包括：第一地址译码模块，得到字线逻辑信号；字线预译码模块，译码得到字线预译码信号及第一开关信号；第二地址译码模块，得到第一及第二选择信号；第三地址译码模块，得到第三选择信号；第一电平转换模块，对第一选择信号电平转换得到第一及第二控制信号；第二电平转换模块，对第二选择信号电平转换得到第三及第四控制信号；第三电平转换模块，对第三选择信号电平转换得到第五控制信号；字线切换开关信号产生模块，基于各控制信号产生第二开关信号；字线切换模块，基于第一及第二开关信号产生字线信号。本发明可以有效地减少行译码电路中电平转换电路的数量，从而大大减小了行译码电路所占的面积。

技术领域

本发明涉及半导体存储技术领域，特别是涉及一种行译码电路及存储器。

背景技术

当前时代下，现代电子设备和嵌入式结构的飞速发展和广泛应用，高集成度电路芯片的需求日益提高，从而催生出一系列对集成电路芯片面积的限制要求。对于存储设备而言，减小FLASH存储器的芯片面积，一直是大容量甚至超大容量FLASH存储器芯片所追求的目标。

非易失性存储器在编程和读取操作时选中的字线需要正向高电压，在擦除操作时选中的字线需要负向高电压。以n=2^a为例，a为自然数，行译码电路要产生n条带有正向高电压或者负向高电压的字线，需要n/4个字线切换开关。那么这些字线切换开关也必须是正向高电压或者负向高电压的。对于传统设计来说，每一个字线切换开关都需要自己的电平转换电路。那么这样就需要n/4个电平转换电路；产品容量越大，所需要的字线切换开关越多，相应的电平转换电路越多，占用芯片面积越大，不利于小型化，不利于降低成本。

因此，如何进一步减小存储器面积、降低成本，已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种行译码电路及存储器，用于解决现有技术中存储器面积大，成本高等问题。

为实现上述目的及其他相关目的，本发明提供一种行译码电路，所述行译码电路至少包括：

第一地址译码模块，接收第一至第J位地址信号，并译码得到字线逻辑信号；

字线预译码模块，连接于所述第一地址译码模块的输出端，基于低压电压源和/或高压电压源对所述字线逻辑信号进行译码，得到字线预译码信号及第一开关信号；

第二地址译码模块，接收第J+1至第M+2位地址信号，并译码得到第一选择信号及第二选择信号；

第三地址译码模块，接收第M+3至第位地址信号，并译码得到第三选择信号；

第一电平转换模块，连接于所述第二地址译码模块的输出端，基于所述低压电压源和/或所述高压电压源对所述第一选择信号进行电平转换，得到第一控制信号及第二控制信号；

第二电平转换模块，连接于所述第二地址译码模块的输出端，基于所述低压电压源和/或所述高压电压源对所述第二选择信号进行电平转换，得到第三控制信号及第四控制信号；

第三电平转换模块，连接于所述第三地址译码模块的输出端，基于所述低压电压源和/或所述高压电压源对所述第三选择信号进行电平转换，得到第五控制信号；

字线切换开关信号产生模块，连接于所述第一电平转换模块、所述第二电平转换模块及所述第三电平转换模块的输出端，基于所述第一控制信号、第二控制信号、第三控制信号、第四控制信号及第五控制信号产生第二开关信号；

字线切换模块，连接于所述字线预译码模块及所述字线切换开关信号产生模块的输出端，基于所述第一开关信号及所述第二开关信号产生k位字线信号；