[发明专利]行译码电路及存储器

权利要求书

1.一种行译码电路，其特征在于，所述行译码电路至少包括：

第一地址译码模块，接收第一至第J位地址信号，并译码得到字线逻辑信号；

字线预译码模块，连接于所述第一地址译码模块的输出端，基于低压电压源和/或高压电压源对所述字线逻辑信号进行译码，得到字线预译码信号及第一开关信号；

第二地址译码模块，接收第J+1至第M+2位地址信号，并译码得到第一选择信号及第二选择信号；

第三地址译码模块，接收第M+3至第位地址信号，并译码得到第三选择信号；

第一电平转换模块，连接于所述第二地址译码模块的输出端，基于所述低压电压源和/或所述高压电压源对所述第一选择信号进行电平转换，得到第一控制信号及第二控制信号；

第二电平转换模块，连接于所述第二地址译码模块的输出端，基于所述低压电压源和/或所述高压电压源对所述第二选择信号进行电平转换，得到第三控制信号及第四控制信号；

第三电平转换模块，连接于所述第三地址译码模块的输出端，基于所述低压电压源和/或所述高压电压源对所述第三选择信号进行电平转换，得到第五控制信号；

字线切换开关信号产生模块，连接于所述第一电平转换模块、所述第二电平转换模块及所述第三电平转换模块的输出端，基于所述第一控制信号、第二控制信号、第三控制信号、第四控制信号及第五控制信号产生第二开关信号；所述字线切换开关信号产生模块包括多个字线切换开关信号产生单元，各字线切换开关信号产生单元包括第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；所述第一PMOS管与所述第一NMOS管的栅极连接第五开关信号，所述第一PMOS管的源极连接所述第三控制信号，所述第一NMOS管的源极连接所述第一控制信号；所述第二PMOS管的源极连接所述第三控制信号，栅极连接所述第二控制信号；漏极连接所述第一PMOS管及所述第一NMOS管的漏极；所述第二NMOS管的栅极连接所述第四控制信号，源极连接所述低压电压源；所述第一PMOS管、所述第二PMOS管、所述第一NMOS管及所述第二NMOS管的漏极连接在一起并输出开关信号；

字线切换模块，连接于所述字线预译码模块及所述字线切换开关信号产生模块的输出端，基于所述第一开关信号及所述第二开关信号产生k位字线信号；

其中，k=2^a，则k=n；若k≠2^a，则n/2kn；n=2^a，a为自然数，J为介于1和M+1之间的自然数，M为任意自然数。

2.根据权利要求1所述的行译码电路，其特征在于：所述行译码电路还包括高负压切换模块，所述高负压切换模块接收负向电压及正向电压，并基于操作模式切换相应电压值的高压电压源及低压电压源输出。

3.根据权利要求2所述的行译码电路，其特征在于：所述正向电压的值为5V~9.5V，所述负向电压的值为-8V~-9.75V。

4.根据权利要求1所述的行译码电路，其特征在于：编程和读取操作时：

选中的字线对应的字线切换开关信号产生单元中，所述第一PMOS管及所述第一NMOS管的栅极、所述第一PMOS管的源极、所述第二PMOS管的栅极和源极接收正向高压，所述第一NMOS管的源极、所述第二NMOS管的栅极和源极接地，对应字线切换开关信号产生单元输出接地；

不选中的字线对应的字线切换开关信号产生单元中，所述第一PMOS管及所述第二PMOS管的源极接收正向高压，所述第一PMOS管及所述第一NMOS管的栅极、所述第二PMOS管的栅极、所述第二NMOS管的栅极和源极接地，所述第一NMOS管的源极浮空，对应字线切换开关信号产生单元输出正向高压。