[发明专利]一种SET检测电路、方法和芯片

权利要求书

1.一种单粒子瞬态SET检测电路，其特征在于，包括锁定检测模块和差分时钟判决电路；

锁定检测模块输入端分别连接有clk0和clk360，锁定检测模块输出端连接有lock_l0；

差分时钟判决电路包括第一反相器、传输门、异或门、第一触发器和第一与非门，第一反相器和传输门的输入端分别连接有两个差分信号，两个差分信号为一对互补的差分信号，反相器和传输门的输出端连接异或门输入端，异或门输出端连接第一触发器的d端口；第一触发器的ck端口连接有clk0；第一触发器的rstb端口连接锁定检测模块输出端；第一触发器的q端口与第一与非门第一输入端连接，第一与非门的第二输入端连接有tie_high，tie_high是始终为高的稳定电平，第一与非门的输出端连接有lock_l1。

2.根据权利要求1所述的单粒子瞬态SET检测电路，其特征在于，锁定检测模块包括第二缓冲器、第三缓冲器、第二触发器、第三触发器、第二与非门、第二反相器和第三与非门；

clk0分为两路，一路和第三触发器的d端口连接，另一路通过第二缓冲器与第二触发器的ck端口连接；clk360分为两路，一路和第二触发器的d端口连接，另一路通过第三缓冲器与第三触发器的ck端口连接；第二触发器和第三触发器的rstb端口均连接有rstb，第二触发器和第三触发器的q端口分别连接第二与非门的两个输入端；第二与非门的输出端与第二反相器的输入端连接，第二反相器的输出端与第三与非门的其中一个输入端连接，第三与非门的另一个输入端连接有lock_en，第三与非门的输出端与lock_l0连接。

3.根据权利要求1所述的单粒子瞬态SET检测电路，其特征在于，异或门输出端和第一触发器的d端口之间连接有第一缓冲器。

4.根据权利要求1所述的单粒子瞬态SET检测电路，其特征在于，差分时钟判决电路为多组，每组之间成对互补的差分信号错开设置。

5.一种基于权利要求1-4任意一项所述电路的SET检测方法，其特征在于，在电路锁定之前，lock_l0输出为高，lock_l1输出状态无效，当t1时刻，电路进入锁定状态，此时lock_l0输出为0，同时压控延迟线上没有单粒子瞬态出现，lock_l1的输出结果为1，此时无单粒子瞬态出现；当在t2时刻，电路中产生了单粒子瞬态，以lock_l0的检测结果优先级为最高，只要lock_l0跳变为高，说明电路中有SET现象产生。

6.一种基于权利要求1-4任意一项所述电路的SET检测方法，其特征在于，当电路在锁定之后，成对互补的差分信号中其中一个差分信号产生了占空比错误脉冲，lock_l0的输出始终保持在低电位，当另一个差分信号取反之后，再与产生占空比错误脉冲的差分信号进行异或运算，在t1时刻产生了高脉冲，该脉冲在t2时刻遇到了clk0在下个周期的上升沿，该脉冲则被clk0捕获，使得第一触发器的输出被置为高，其结果再和tie_high进行与非运算，使得lock_l1出现个向下的脉冲，此时这个占空比错误被显示出来，直到一个时钟周期之后，lock_l1又恢复到高电平状态。

7.一种基于权利要求1-4任意一项所述电路的SET检测方法，其特征在于，当电路在锁定之后，成对互补的差分信号出现了一个周期的丢失脉冲，lock_l0始终保持低电平，成对互补的差分信号中其中一个差分信号先经过反相器之后，再与另一个差分信号进行异或运算，产生了一个周期的高脉冲，该脉冲被clk0的上升沿捕获，使得第一触发器的输出被置为高，其结果再和tie_high进行与非运算，使得lock_l1出现一个向下的脉冲，此时这个丢失脉冲错误则被检测出来，lock_l1被拉低了一个时钟周期。

8.一种芯片，其特征在于，芯片上印制有权利要求1-4任意一项所述的单粒子瞬态SET检测电路。