[发明专利]时钟管理电路、芯片及电子设备

说明书

一种时钟管理电路、芯片及电子设备。所述时钟管理电路包括：第一逻辑电路、时钟源管理电路及时钟需求反馈电路；其中：所述第一逻辑电路，适于接收所述若干第一电路模块输出的时钟依赖信号，并基于所述时钟依赖信号，产生第一逻辑结果信号；所述时钟源管理电路，适于接收所述第一逻辑结果信号，并基于所述第一逻辑结果信号产生对应的时钟源控制信号；所述时钟需求反馈电路，适于接收所述若干第二电路模块输出的时钟需求信号，产生时钟需求反馈信号，并输出至所述时钟信号选择端所选择的第一逻辑电路。应用上述方案，通过硬件的方式对时钟进行控制，可以更加及时、准确地对时钟进行管理。

技术领域

本发明涉及电子电路技术领域，具体涉及一种时钟管理电路、芯片及电子设备。

背景技术

SoC芯片称为系统级芯片，也称片上系统。在SoC芯片中，时钟源提供的时钟信号，经不同的分频器分频后，到达系统的各个需要时钟驱动的电路模块。这种时钟“能量”的传递路径，犹如大树的养分由主干流向个分支，因此称为时钟树。

为了保证SoC芯片的正常工作，需要对系统中各模块的时钟的进行管理。

现有对时钟的管理往往通过寄存器由软件来发起执行。随着SoC芯片规模的增大和多电源域的出现，时钟源越来越多，时钟树及时钟域也越来越复杂。通过软件的方式，很难及时、准确地对时钟进行管理。

发明内容

本发明要解决的问题是：如何更加及时、准确地对时钟进行管理。

为解决上述问题，本发明实施例提供了一种时钟管理电路，所述时钟管理电路包括第一逻辑电路、时钟源管理电路及时钟需求反馈电路；其中：

所述第一逻辑电路，与需要第一时钟信号驱动的若干第一电路模块连接，适于接收所述若干第一电路模块输出的时钟依赖信号，并基于所述时钟依赖信号，产生第一逻辑结果信号；

所述时钟源管理电路，与所述第一逻辑电路连接，适于接收所述第一逻辑结果信号，并基于所述第一逻辑结果信号产生对应的时钟源控制信号，所述时钟源控制信号输出至对应的时钟源，以控制所述第一时钟源打开或关闭；

所述时钟需求反馈电路，与需要第二时钟信号驱动的若干第二电路模块及时钟信号选择端连接，适于接收所述若干第二电路模块输出的时钟需求信号，产生时钟需求反馈信号，并将所述时钟需求反馈信号输出至所述时钟信号选择端所选择的第一逻辑电路。

本发明实施例还提供了一种芯片，所述芯片包括上述的时钟管理电路。

本发明实施例还提供了一种电子设备，所述电子设备包括上述的芯片。

与现有技术相比，本发明实施例的技术方案具有以下优点：

应用本发明的方案，通过第一逻辑电路、时钟源管理电路及时钟需求反馈电路构成的时钟管理电路，对芯片的时钟进行管理，相对于采用软件的方式管理时钟，本发明的方案是通过硬件的方式对时钟进行控制。由硬件逻辑来仲裁、反馈对时钟的需求，可以做到及时地关闭时钟源，并且控制逻辑清晰，可以有效减少控制出错的概率，时钟管理也就更加准确。

附图说明

图1是本发明实施例中一种时钟管理电路的结构示意图；

图2是本发明实施例中一种时钟管理电路的具体电路结构示意图；

图3是本发明实施例中另一种时钟管理电路的具体电路结构示意图。

具体实施方式

在SoC芯片中，时钟源提供的时钟信号，经不同的分频器分频后，到达系统的各个需要时钟驱动的电路模块。这种时钟“能量”的传递路径，犹如大树的养分由主干流向个分支，因此称之为时钟树。时钟树包括多个时钟域，每个时钟域对应一个时钟源，也就是说，一个时钟源的时钟“能量”传递路径，构成一个时钟域。