[发明专利]集成芯片

说明书

本发明实施例涉及一种集成芯片，包括位于基板上的一对第一金属线。第一层间介电(interlayer dielectric，ILD)层横向位于该对第一金属线之间。第一ILD层包括第一介电材料。一对间隔物位于第一ILD层的两侧，且通过一对空腔(cavities)与第一ILD层横向分隔。该对间隔物包括第二介电材料。此外，该对空腔是由第一ILD层的相对侧壁以及面向第一ILD层的该对间隔物的多个侧壁所定义。

技术领域

本公开涉及半导体装置，特别是关于一种包含空腔(cavities)的半导体装置。

背景技术

许多现代的集成芯片包含数百万个半导体装置，例如主动半导体装置(例如，晶体管)及/或被动半导体装置(例如，电阻器、二极管、电容器)。半导体装置是通过后段制程(back-end-of-the-line，BEOL)金属内连线层来电性连接，其中后段制程金属内连线层是沿着层间介电(interlayer dielectric，ILD)层形成且形成于集成芯片上的半导体装置上方。典型的集成芯片包括多个介电层与多个后段制程金属内连线层，其中后段制程金属内连线层包括与金属接触件(即导孔)垂直耦合在一起的不同尺寸的金属线(metal wires)。

发明内容

一种集成芯片，包括：一对第一金属线，位于基板上；第一层间介电层，横向位于该对第一金属线之间，第一ILD层包括第一介电材料；以及一对间隔物，位于第一ILD层的两侧，且通过一对空腔与第一ILD层横向分隔，其中该对间隔物包括第二介电材料，且其中该对空腔是由第一ILD层的相对侧壁以及面向第一ILD层的该对间隔物的多个侧壁所定义。

一种集成芯片，包括：介电层，位于基板上；第一金属线，位于介电层上；第一层间介电(ILD)层，位于介电层上，且与第一金属线横向邻近，其中第一ILD层包括第一介电材料；一对间隔物，位于介电层上以及第一ILD层的两侧，该对间隔物包括与第一介电材料不同的第二介电材料；以及蚀刻停止层，位于第一ILD层上以及该对间隔物上，其中第一ILD层的相对侧壁、面向第一ILD层的该对间隔物的多个侧壁、蚀刻停止层的一或多个底表面、以及介电层的一或多个顶表面定义一对空腔，该对空腔分别横向分隔面向第一ILD层的该对间隔物的侧壁与第一ILD层的相对侧壁。

一种集成芯片的形成方法，该方法包括：在基板上沉积第一金属；图案化第一金属以定义多个第一金属线；在第一金属线上以及第一金属线的多个侧壁上形成间隔物前驱物层；图案化间隔物前驱物层以沿着第一金属线的侧壁形成多个间隔物前驱物；修饰间隔物前驱物的多个侧壁以形成多个间隔物，其中修饰间隔物前驱物的侧壁包括沿着间隔物前驱物的侧壁形成一或多个有机化合物；在间隔物的多个侧壁上形成一或多个牺牲层；在基板上沉积第一介电质以在一或多个牺牲层之间形成第一层间介电(ILD)层；以及至少部分地从间隔物的侧壁移除一或多个牺牲层，在它们的位置留下一或多个空腔。

附图说明

以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1绘示了集成芯片的一些实施例的剖面图，上述集成芯片包括一对第一金属线之间的第一层间介电(ILD)层、一对间隔物、及一对空腔。

图2绘示了集成芯片的一些实施例的剖面图，上述集成芯片包括多个第一金属线之间的第一层间介电(ILD)层、间隔物、及空腔。

图3绘示了集成芯片的一些实施例的俯视图，上述集成芯片包括多个第一金属线之间的第一层间介电(ILD)层、间隔物、及空腔。

图4绘示了集成芯片的一些实施例的剖面图，上述集成芯片包括第一层间介电层，其具有比底表面宽的顶表面。

图5绘示了集成芯片的一些实施例的剖面图，上述集成芯片包括一或多个牺牲层，其沿着面向第一ILD层的一对间隔物的侧壁。