[发明专利]P型环栅器件堆叠结构及增强P型环栅器件沟道应力方法

说明书

本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数，并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数；以使得初始状态下，沟道层无应变，牺牲层具有初始的张应变；当牺牲层发生弛豫时，沟道层受到牺牲层因弛豫而诱导的压应变，从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力，从而提高P型环栅器件的空穴迁移率。

技术领域

本发明涉及领域半导体领域，尤其涉及一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法。

背景技术

晶体管器件，可理解为用半导体材料制作的开关结构。随着半导体技术的发展，晶体管器件从平面晶体管发展到FinFE晶体管，再发展到环栅晶体管。环栅晶体管也可理解为GAA晶体管、GAAFET。其中，GAA的全称为：Gate-All-Around，表示一种全环绕式栅极技术。

对于N型晶体管与P型晶体管而言，其载流子的迁移率存在差异，从而使得N型晶体管与P型晶体管在相同尺寸下的电流能力存在差异。其中对于平面晶体管而言，N型晶体管的电子迁移率比P型晶体管的空穴迁移率大了几乎一倍，解决这一问题的方式为通过平面晶体管的源漏锗硅(SiGe)应力技术来调节N型晶体管沟道和P型晶体管沟道的载流子迁移率。发展到FinFE晶体管时，N型晶体管与P型晶体管的载流子迁移率相差不大。而发展到GAA晶体管时，N型晶体管的电子迁移率有了很大的提高，而P型晶体管的空穴迁移率反而降低了，导致N型GAA晶体管和P型GAA晶体管的载流子迁移率相差很大。从而当把N型GAA晶体管和P型GAA晶体管进行集成时，电流匹配问题非常突出。

而当晶体管发展到先进节点的FinFE、GAA器件时，源漏提供给沟道的应力大小已经趋于极限。

因而对于GAA晶体管技术而言，如何提高P型GAA晶体管的空穴迁移率是业界亟需解决的技术问题。

发明内容

本发明提供一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，以提高P型环栅器件的沟道应力，从而提高P型环栅器件的空穴迁移率。

根据本发明的一方面，提供给了一种用于P型环栅器件的堆叠结构，包括：

底层结构；

设置在所述底层结构上的堆叠件，所述堆叠件包括交替层叠的牺牲层与沟道层，所述牺牲层与所述底层结构接触；

其中，所述牺牲层的材料的晶格常数小于所述沟道层的材料的晶格常数，并且所述沟道层的材料的晶格常数等于所述底层结构的材料的晶格常数；以使得初始状态下，所述沟道层无应变，所述牺牲层具有初始的张应变；当所述牺牲层发生弛豫时，所述沟道层受到所述牺牲层因弛豫而诱导的压应变。

可选的，所述底层结构为硅衬底。

进一步地，所述沟道层的材料为Si，所述牺牲层的材料为SiC。

可选的，所述底层结构为应变弛豫的缓冲层(SRB，Strain Relaxed Buffer)。

进一步地，所述SRB层具体为Si_0.5Ge_0.5。

进一步地，所述沟道层的材料为Si_0.5Ge_0.5，所述牺牲层的材料为Si_0.75Ge_0.25。

可选的，所述沟道层为纳米线结构或者纳米片结构。

根据本发明的另一方面，提供了一种增强P型环栅器件的沟道应力的方法，包括：

提供底层结构；