[发明专利]半导体器件及其制作方法、芯片

权利要求书

1.一种半导体器件，其特征在于，包括：

第一晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设在所述第一介质层中的导电层，所述第一衬底靠近所述第一介质层的一侧形成有沟槽隔离层，在沿所述第一晶圆的厚度方向上，所述导电层与所述沟槽隔离层至少部分重叠；

硅通孔，所述硅通孔贯穿所述第一衬底和所述沟槽隔离层并暴露出所述导电层；

互连层，所述互连层填充在所述硅通孔中并与所述导电层电连接。

2.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离层形成在隔离有源区的位置和/或对应所述导电层的位置。

3.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离层的厚度范围为：1000埃～6000埃。

4.如权利要求1所述的半导体器件，其特征在于，所述导电层包括插塞，沿所述第一晶圆的厚度方向，所述插塞从所述第一介质层中延伸至所述沟槽隔离层。

5.如权利要求4所述的半导体器件，其特征在于，在所述第一介质层中，所述插塞远离所述第一衬底的一侧分布有金属层，所述互连层通过所述插塞与所述金属层电连接。

6.如权利要求1至5任意一项所述的半导体器件，其特征在于，所述半导体器件还包括第二晶圆，所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层、嵌设在所述第二介质层中的第二金属层、贯穿部分厚度的所述第二介质层的第二开孔和填充在所述第二开孔中的第二键合金属层；所述第一晶圆还包括贯穿部分厚度的所述第一介质层的第一开孔和填充在所述第一开孔中的第一键合金属层；所述第一介质层面向所述第二介质层键合，所述第一键合金属层面向所述第二键合金属层键合。

7.一种半导体器件的制作方法，其特征在于，包括：

提供第一晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层和嵌设在所述第一介质层中的导电层，所述第一衬底靠近所述第一介质层的一侧形成有沟槽隔离层，在沿所述第一晶圆的厚度方向上，所述导电层与所述沟槽隔离层至少部分重叠；

形成硅通孔，所述硅通孔贯穿所述第一衬底和所述沟槽隔离层并暴露出所述导电层；

形成互连层，所述互连层填充在所述硅通孔中并与所述导电层电连接。

8.如权利要求7所述的半导体器件的制作方法，其特征在于，形成所述硅通孔，具体包括：

执行第一次刻蚀形成第一沟槽，所述第一沟槽贯穿所述第一衬底和部分厚度的所述沟槽隔离层；

形成隔离层，所述隔离层至少覆盖所述第一沟槽的侧壁和底面；

执行第二次刻蚀工艺，刻蚀位于所述第一沟槽的底部的所述隔离层和所述沟槽隔离层暴露出所述导电层，形成所述硅通孔。

9.如权利要求8所述的半导体器件的制作方法，其特征在于，所述第二次刻蚀的刻蚀功率小于所述第一次刻蚀的刻蚀功率。

10.如权利要求7所述的半导体器件的制作方法，其特征在于，所述沟槽隔离层采用浅沟槽隔离氧化层工艺制作。

11.一种芯片，其特征在于，包括：

第一芯片，所述第一芯片包括第一衬底、位于所述第一衬底上的第一介质层和嵌设在所述第一介质层中的导电层，所述第一衬底靠近所述第一介质层的一侧形成有沟槽隔离层，在沿所述第一晶圆的厚度方向上，所述导电层与所述沟槽隔离层至少部分重叠；

硅通孔，所述硅通孔贯穿所述第一衬底和所述沟槽隔离层并暴露出所述导电层；

互连层，所述互连层填充在所述硅通孔中并与所述导电层电连接。

12.如权利要求11所述的芯片，其特征在于，还包括：

第二芯片，所述第二芯片包括第二衬底、位于所述第二衬底上的第二介质层、嵌设在所述第二介质层中的第二金属层、贯穿部分厚度的所述第二介质层的第二开孔和填充在所述第二开孔中的第二键合金属层；

所述第一芯片还包括贯穿部分厚度的所述第一介质层的第一开孔和填充在所述第一开孔中的第一键合金属层；

所述第一介质层面向所述第二介质层键合，所述第一键合金属层面向所述第二键合金属层键合。