[发明专利]一种由RRAM构成的可阻态区分且可重构的运算电路

说明书

本发明公开了一种由RRAM构成的可阻态区分且可重构的运算电路，包括3个NMOS晶体管；2个PMOS晶体管；以及两个电阻式随机存储器RRAM。2个NMOS晶体管和2个PMOS晶体管构成两个传输门结构，1个NMOS晶体管控制外围信号线是否作用到RRAM；RRAM0和RRAM1的顶部电极均连接到NMOS晶体管M2，RRAM0的底部电极连接到PMOS晶体管M0和NMOS晶体管M1，RRAM1的底部电极连接到NMOS晶体管M3和PMOS晶体管M4；根据所要实现的功能将需要计算的输入逻辑值以阻态的形式写入到所述运算电路的两个RRAM中，再通过外围电路得到输出逻辑值。利用该运算电路能够在区分RRAM阻态的情况下，正确完成各种运算功能。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种由RRAM(电阻式随机存储器Resistive Random Access Memory，缩写为RRAM)构成的可阻态区分且可重构的运算电路。

背景技术

随着5G、大数据、人工智能和云计算等在多类型设备中的运用，对于设备的存取速度和能耗比要求越来越高，在传统的冯诺伊曼架构中，运算单元和存储单元是分离的，当运算单元需要使用数据时，需从存储器中读取。当前运算单元的运算力已经远超存储器的存取速度，所以造成实际用于运算的部分很少，大量的运行时间和功耗都浪费在数据的存取过程中。由于存内计算(Computing In Memory，缩写为CIM)技术可有效打破传统的冯诺依曼架构的瓶颈限制，从而引起了学术界和工业界的广泛关注，存内计算技术将分离的存储单元与运算单元整合为存算单元，大幅减少了不同单元间的数据移动，进而提升了单元运算速度和能耗比。

现有技术可以在RRAM存内计算领域进行基本的布尔逻辑运算，但缺点也不能忽视，例如RRAM的阻值变化、功能单一、运算功耗大以及外围电路繁琐等，因此需要一种能区分RRAM阻态且可重构单元结构的运算电路解决方案。

发明内容

本发明的目的是提供一种由RRAM构成的可阻态区分且可重构的运算电路，利用该运算电路能够在区分RRAM阻态的情况下，正确完成各种运算功能，扩展了运算电路的应用范围，并提高了计算可靠性。

本发明的目的是通过以下技术方案实现的：

一种由RRAM构成的可阻态区分且可重构的运算电路，所述运算电路包括3个NMOS晶体管，定义为M1、M2、M3；2个PMOS晶体管，定义为M0和M4；以及两个电阻式随机存储器RRAM，定义为RRAM0和RRAM1，其中：

通过控制信号线SL0、SL1、SL2、WL0、WL1、WL2和WL3，使PMOS晶体管M0和NMOS晶体管M1形成传输门结构，以及NMOS晶体管M3和PMOS晶体管M4形成传输门结构；其中，所述传输门结构是由一个NMOS和一个PMOS互补而成，NMOS和PMOS的源极和漏极两两相连，然后引出输入和输出信号线，NMOS和PMOS的栅极由相反逻辑的信号线控制；

且5个晶体管M0、M1、M2、M3和M4的导通和关断分别由信号线WL0、WL1、CTRL、WL2和WL3控制；

RRAM0和RRAM1的顶部电极均连接到NMOS晶体管M2，RRAM0的底部电极连接到PMOS晶体管M0和NMOS晶体管M1，RRAM1的底部电极连接到NMOS晶体管M3和PMOS晶体管M4；通过控制RRAM0和RRAM1的串并联实现加大或减小对外的等效电阻，使得交叠区域得以分开，从而解决由于不同RRAM阻值的变化导致的阻态交叉；

基于所述运算电路的结构，根据所要实现的功能将需要计算的输入逻辑值以阻态的形式写入到所述运算电路的两个RRAM中，再通过外围电路得到输出逻辑值，从而得到最终的运算结果；其中，所述阻态的形式包括：RRAM的高阻态HRS和低阻态LRS。

由上述本发明提供的技术方案可以看出，利用上述运算电路能够在区分RRAM阻态的情况下，正确完成各种运算功能，扩展了运算电路的应用范围，并提高了计算可靠性。

附图说明