[发明专利]一种由RRAM构成的可阻态区分且可重构的运算电路

权利要求书

1.一种由RRAM构成的可阻态区分且可重构的运算电路，其特征在于，所述运算电路包括3个NMOS晶体管，定义为M1、M2、M3；2个PMOS晶体管，定义为M0和M4；以及两个电阻式随机存储器RRAM，定义为RRAM0和RRAM1，其中：

通过控制信号线SL0、SL1、SL2、WL0、WL1、WL2和WL3，使PMOS晶体管M0和NMOS晶体管M1形成传输门结构，以及NMOS晶体管M3和PMOS晶体管M4形成传输门结构；其中，所述传输门结构是由一个NMOS和一个PMOS互补而成，NMOS和PMOS的源极和漏极两两相连，然后引出输入和输出信号线，NMOS和PMOS的栅极由相反逻辑的信号线控制；

且5个晶体管M0、M1、M2、M3和M4的导通和关断分别由信号线WL0、WL1、CTRL、WL2和WL3控制；

RRAM0和RRAM1的顶部电极均连接到NMOS晶体管M2，RRAM0的底部电极连接到PMOS晶体管M0和NMOS晶体管M1，RRAM1的底部电极连接到NMOS晶体管M3和PMOS晶体管M4；通过控制RRAM0和RRAM1的串并联实现加大或减小对外的等效电阻，使得交叠区域得以分开，从而解决由于不同RRAM阻值的变化导致的阻态交叉；

基于所述运算电路的结构，根据所要实现的功能将需要计算的输入逻辑值以阻态的形式写入到所述运算电路的两个RRAM中，再通过外围电路得到输出逻辑值，从而得到最终的运算结果；其中，所述阻态的形式包括：RRAM的高阻态HRS和低阻态LRS。

2.根据权利要求1所述由RRAM构成的可阻态区分且可重构的运算电路，其特征在于，基于所述运算电路的结构实现布尔逻辑运算，包括“与”、“或”和“异或”运算，其中：

当实现逻辑“与”运算时，由一个所述运算电路、三个外围控制晶体管和一个灵敏放大器SA组成整体运算结构，在运算开始前，定义RRAM的高阻态HRS为逻辑“0”，低阻态LRS为逻辑“1”，用RRAM0表示输入A，RRAM1表示输入B，将需要计算的输入逻辑值分别写入RRAM0和RRAM1，再通过信号线对两个RRAM进行配置连接，使两个RRAM串联，并由灵敏放大器SA输出逻辑“与”运算结果；

当实现逻辑“或”运算时，由一个所述运算电路、两个外围控制晶体管和一个灵敏放大器SA组成整体运算结构，其逻辑定义和“与”运算相同，只需使两个RRAM并联，再由灵敏放大器SA输出逻辑“或”运算结果；

当实现逻辑“异或”运算时，由两个所述运算电路、三个外围控制晶体管和一个灵敏放大器SA组成整体运算结构，同样定义RRAM的高阻态HRS为逻辑“0”，低阻态LRS为逻辑“1”；由于“异或”运算的表达式为Y＝AB’+A’B，其中A’为A取反，B’为B取反；故将“异或”运算拆分为两部分：第一部分实现逻辑“与”运算，第二部分实现逻辑“或”运算；具体来说：

在第一部分，将A和B’的逻辑值分别以阻态的形式存入第一个运算电路的RRAM0和RRAM1，然后在输出阶段，通过信号线的配置使得RRAM0和RRAM1串联，得到AB’；同理，将A’和B的逻辑值分别以阻态的形式存入第二个运算电路的RRAM0和RRAM1，然后使得RRAM0和RRAM1串联，得到A’B；

在第二部分，第一个运算电路和第二个运算电路的输出电流最终会汇聚到SL2信号线，而电流的汇聚实现了逻辑“或”运算，得到AB’+A’B。

3.根据权利要求1所述由RRAM构成的可阻态区分且可重构的运算电路，其特征在于，基于所述运算电路的结构实现三态内容寻址功能，其中：

当实现三态内容寻址运算时，由一个所述运算电路、一个外围晶体管、一个反相器和一个灵敏放大器SA组成整体运算结构，定义(RRAM0,RRAM1)＝(HRS,LRS)为逻辑“1”，(RRAM0,RRAM1)＝(LRS,HRS)为逻辑“0”，(RRAM0,RRAM1)＝(HRS,HRS)为不定态“X”；将参考电压V_ref设置为信号线BL预充电电平的一半，并将晶体管M0和M4通过信号线WL0和WL3永久关闭；

在匹配阶段，首先预充电信号线BL，如果信号线BL存在直接到地的通路，那么BL上的电荷会很快流失，相反则会保存一段时间；然后再通过与灵敏放大器SA的参考电压V_ref比较，得到匹配结果，实现三态内容寻址。