[发明专利]非易失性存储装置的读取积聚时间校准

说明书

通过校准积聚时间来校准读取参考电平。积聚时间是：在感测存储器单元的同时，允许感测节点上的电荷发生改变的时间长度。校准积聚时间比校准参考电压本身快得多。这部分地是由于减少了校准期间需要施加的不同参考电压的数量。对于给定的读取参考电压，校准积聚时间可以使用不同的测试积聚时间，从而减少读取参考电压的数量。因此，就时间而言，校准积聚时间非常有效。另外，可降低功率消耗。

优先权声明

本专利申请要求Bazarsky等人于2020年9月8日提交的名称为“非易 失性存储装置的读取积聚时间校准(READ INTEGRATION TIME CALIBRATION FOR NON-VOLATILESTORAGE)”的美国临时专利申请号 63/075,599的优先权，该专利申请全文以引用方式并入本文。

背景技术

便携式消费电子设备需求的强劲增长推动了对高容量存储设备的需 求。非易失性半导体存储器设备(在本文中也称为“非易失性存储系统” 或“非易失性存储器系统”)诸如闪存存储器广泛用于满足对数字信息存 储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐用的设计 以及它们的高可靠性和大容量，使得此类存储器设备理想地用于多种主机 电子设备中，包括例如数字相机、数字音乐播放器、视频游戏控制器、 PDA、蜂窝电话、和台式电脑、膝上型电脑以及笔记本电脑。通常，主机 电子设备向非易失性存储系统提供电力。

非易失性半导体存储设备包含可被编程为存储数据的非易失性存储器 单元。通常，存储器单元被编程为多个数据状态。使用更多数量的数据状 态允许每个存储器单元存储更多位。例如，四个数据状态可用于每个存储 器单元存储两位，八个数据状态可用于每个存储器单元存储三位，16个数 据状态可用于每个存储器单元存储四位等等。为了从存储器单元读回数 据，通常使用读取参考电压来确定存储器单元当前处于什么数据状态。

出于多种原因，可能有利的是随时间推移修改读取参考电压，以便更 准确地感测旨在将存储器单元编程为的数据状态。此类修改的一个原因是 存储器单元的状况可在存储器单元被编程的时间和存储器单元被读回的时 间之间改变。例如，对于基于存储在存储器单元中的电荷存储其数据状态 的存储器单元，可能随时间推移存在电荷损失。通常，此类电荷损失被称 为数据保留问题。存储器单元还可能遭受编程干扰，这是指存储器单元的状况(例如，电荷量)由于其他存储器单元被编程而改变。一些存储器单 元可能遭受读取干扰，这是指存储器单元的状况(例如，电荷量)由于被 读取而改变。另一个考虑因素是在存储器单元被编程的时间和存储器单元 被读取的时间之间可能存在显著的温度差异。一些存储器单元对此类温度 变化敏感。例如，一些存储器单元包含阈值电压指示数据状态的晶体管。 晶体管的阈值电压通常取决于温度。

附图说明

类似编号的元件是指不同附图中的共同部件。

图1A是连接到主机的存储系统的一个实施方案的框图。

图1B是前端处理器电路的一个实施方案的框图。

图2A是后端处理器电路的一个实施方案的框图。

图2B是存储器封装件的一个实施方案的框图。

图3A是存储器管芯的一个实施方案的功能框图。

图3B是集成存储器组件的一个实施方案的功能框图。

图3C是集成存储器组件的读/写电路和ECC的一个实施方案的框图。

图3D描绘了稀疏奇偶校验矩阵H的示例。

图3E描绘了对应于图3D的稀疏奇偶校验矩阵的稀疏二部图。

图4是描绘感测块的一个实施方案的框图。

图5A描绘了堆叠在衬底上的集成存储器组件的一个实施方案的侧视 图。