[发明专利]用于神经网络的增强型乘法累加设备

说明书

用于执行乘法/累加运算的设备，其具有第一宽度，其使用具有第二宽度(例如，第一宽度的一半)的计算管线来处理第一和第二缓冲器中的值。一个定序器，其使用乘法/累加电路处理第一和第二缓冲区中部分值的组合(高‑高，低‑低，高‑低，低‑高)，并将每个组合的累加结果加到一个组累加器中。添加到组累加器之前，可以左移累加的结果(高‑高组合的第一宽度，和低‑高和高‑低组合的第二宽度)。

技术领域

本发明涉及用于执行大量数学运算的系统和方法。

背景技术

提高执行速度的最常见方法之一是并行执行操作，例如采用多个处理器内核。通过配置具有许多(例如，成千上万个)处理管线的图形处理单元(GPU)，可以在更大的规模上利用此原理，其中每个处理管线可以被配置为执行一个数学功能。以这种方式，可以并行处理大量数据。尽管GPU最初用于图形处理应用程序，但GPU也经常用于其他应用，尤其是人工智能。

改进GPU管线或包括许多处理单元的任何处理设备的功能将是对本领域的一种改进。

附图说明

图1为可实现本发明实施例的方法的一个计算机系统的示意性框图。

图2为本发明实施例的一个乘法/累加电路的示意框图。

图3是为本发明实施例的一个用于对双宽度输入参数执行乘法/累加运算的方法流程图。

图4是为本发明实施例的另一个用于对双宽度输入参数执行乘法/累加运算的方法流程图。

图5是根据本发明实施例的用于执行组累加的方法流程图。

具体实施方式

为了容易理解本发明的优点，将通过参考附图中所示的具体实施例来呈现本发明的更为具体的描述。应当理解，这些附图仅描述本发明的典型实施例，而不构成对其范围的限制。以下将通过使用附图以额外的特异性和细节来描述和解释本发明。

本发明的组件可以以多种不同的方式来布置和设计。因此，如附图所示，以下对本发明的实施例的更详细的描述并非旨在限制本发明所要求的保护范围，而以示意方式说明本发明的基本构想。请参考附图以更好地理解此处描述的实施例，其中，相同的组件始终用相同的数字表示。

根据本发明的实施例可以体现为装置，方法或计算机程序产品。相应地，本发明可以采取全硬件实施例，全软件实施例(包括固件，常驻软件，微代码等)或，结合软件和硬件的实施例的形式，在本文中这些方面可被称为“模块”或“系统”。此外，本发明的形式可以是在任何有形表达介质中体现的计算机程序产品，在该介质中具有计算机可用的程序代码。

本发明可以利用一种或多种计算机可用或计算机可读介质的任何组合，包括非暂时性介质。例如，计算机可读介质可以包括便携式计算机软盘，硬盘，随机存取存储器(RAM)设备，只读存储器(ROM)设备，可擦除可编程只读存储器(EPROM或闪存)设备，便携式光盘只读存储器(CDROM)，光学存储设备和磁性存储设备。在选定的实施例中，计算机可读介质可以包括任何非暂时性介质，其可以包含、存储、通信、传播或传输由指令执行系统、装置或设备使用或与其结合使用的程序。

本发明可以用一种或多种编程语言的任何组合来编写用于执行本发明的操作的计算机程序代码，所述编程语言包括诸如Java，Smalltalk，C++等之类的面向对象的编程语言以及诸如“C”编程语言之类的常规过程编程语言。所述程序代码可以完全在计算机系统上作为独立软件包执行，在独立硬件单元上执行，部分在与计算机间隔一定距离的远程计算机上执行，或者完全在远程计算机或服务器上执行。在最后一种情况下，远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到计算机，或者可以与外部计算机建立连接(例如，通过使用互联网服务提供商的互联网)。