[发明专利]具有使EMI屏蔽件接地的导电底部填充坝的半导体装置组件及其制造方法

说明书

本申请涉及具有使EMI屏蔽件接地的导电底部填充坝的半导体装置组件及其制造方法。提供了一种半导体装置组件。所述组件包含衬底，所述衬底包含具有多个内部接触垫和至少一个接地垫的上表面和具有多个外部接触垫的下表面。所述组件进一步包含耦合到所述多个内部接触垫的半导体裸片、耦合到所述至少一个接地垫的导电底部填充坝，以及至少安置在所述半导体裸片与所述衬底之间的底部填充材料。所述底部填充材料包含所述半导体裸片与所述底部填充坝之间的圆角。所述组件进一步包含安置在所述半导体裸片、所述圆角和所述导电底部填充坝上方的导电EMI屏蔽件。

技术领域

本公开大体上涉及半导体装置组件，且更具体地说，涉及具有使EMI屏蔽件接地的导电底部填充坝的半导体装置组件及其制造方法。

背景技术

微电子装置大体上具有裸片(即，芯片)，所述裸片包含具有高密度的极小部件的集成电路系统。通常，裸片包含电耦合到集成电路系统的极小键合垫阵列。间合垫是外部电接触件，供应电压、信号等通过所述键合垫传输到集成电路系统并从集成电路进行传输。在形成裸片之后，“封装”裸片以将键合垫耦合到可较容易地耦合到各种电力供应线、信号线及接地线的较大电端子阵列。用于包封裸片的常规工艺包含将裸片上的键合垫电耦合到引线阵列、球垫或其它类型的电端子，并且包封裸片以保护其免受环境因素(例如，湿气、微粒、静电和物理冲击)的影响。

发明内容

本申请的一方面涉及一种半导体装置组件，其包括：衬底，其包含具有多个内部接触垫和至少一个接地垫的上表面和具有多个外部接触垫的下表面；半导体裸片，其耦合到所述多个内部接触垫；导电底部填充坝，其耦合到所述至少一个接地垫；底部填充材料，其至少安置在所述半导体裸片与所述衬底之间，所述底部填充材料包含所述半导体裸片与所述底部填充坝之间的圆角；以及导电EMI屏蔽件，其安置在所述半导体裸片、所述圆角和所述导电底部填充坝上方。

本申请的另一方面涉及一种制造半导体装置组件的方法，其包括：提供衬底，所述衬底包含具有多个内部接触垫和至少一个接地垫的上表面和具有多个外部接触垫的下表面；在所述衬底的所述上表面上方形成导电底部填充坝，并且所述导电底部填充坝与所述至少一个接地垫进行电接触；将半导体裸片安置在所述多个内部接触垫上方，并且所述半导体裸片与所述多个内部接触垫进行电接触；将底部填充材料至少分配在所述半导体裸片与所述衬底之间，所述底部填充材料包含所述半导体裸片与所述底部填充坝之间的圆角；以及在所述半导体裸片、所述圆角和所述导电底部填充坝上方形成导电EMI屏蔽件。

本申请的又一方面涉及一种半导体装置组件，其包括：衬底，其包含具有多个内部接触垫和至少一个接地垫的上表面和具有多个外部接触垫的下表面；至少一个半导体裸片，其耦合到所述多个内部接触垫；导电底部填充坝，其耦合到所述至少一个接地垫；底部填充材料，其至少安置在所述至少一个半导体裸片与所述衬底之间，所述底部填充材料包含所述半导体裸片与所述底部填充坝之间的圆角；导电EMI屏蔽件，其安置在所述至少一个半导体裸片、所述圆角和所述导电底部填充坝上方；以及包封材料，其至少部分地包封所述导电EMI屏蔽件。

附图说明

图1是示例半导体装置组件的简化示意性横截面视图。

图2是根据本发明技术的实施例的半导体装置组件的简化示意性横截面视图。

图3是根据本发明技术的实施例的半导体装置组件的简化示意性部分平面视图。

图4-9是示出根据本发明技术的实施例的半导体装置组件的一系列制造步骤的简化示意性横截面视图。

图10是根据本发明技术的实施例的半导体装置组件的简化示意性横截面视图。

图11是示出包含根据本发明技术的实施例配置的半导体装置组件的系统的示意图。

图12是示出根据本发明技术的实施例的制作半导体装置组件的方法的流程图。

具体实施方式