[发明专利]一种可重构的限幅衰减一体化电路及其工作方法

权利要求书

1.一种可重构的限幅衰减一体化电路，其特征在于，包括基片材料，以及集成在基片材料表面的PIN二极管一、PIN二极管二、PIN二极管三、场效应管FET1、隔直电容一、隔直电容二、隔直电容三、隔直电容四、吸收电阻R1、吸收电阻R2、串联电阻R3、限流电阻R4、扼流电感L1、扼流电感L2、扼流电感L3、扼流电感L4、输入传输线、输出传输线、匹配传输线、接地金属孔一、接地金属孔二、接地金属孔三、接地金属孔四和接地金属孔五；

输入传输线的输出端依次经隔直电容一、匹配传输线、串联电阻R3、隔直电容二连接至输出传输线的输入端；

隔直电容一与匹配传输线之间的电性连接点经PIN二极管一与接地金属孔一连接；

匹配传输线与串联电阻R3之间的电性连接点，一方面经扼流电感L1连接至接地金属孔五，另一方面依次经PIN二极管二、吸收电阻R1、隔直电容四连接至接地金属孔二；PIN二极管二与吸收电阻R1之间的电性连接点经扼流电感L4连接至限流电阻R4的一端；

串联电阻R3与隔直电容二之间的电性连接点，一方面经扼流电感L2连接至接地金属孔四，另一方面依次经PIN二极管三、吸收电阻R2、隔直电容三连接至接地金属孔三；PIN二极管三与吸收电阻R2之间的电性连接点经扼流电感L3连接至限流电阻R4的一端；

限流电阻R4的另一端连接至控制电平二；场效应管FET1的源极和漏极分别并联在串联电阻R3的两端，场效应管FET1的栅极连接至控制电平一。

2.根据权利要求1所述的可重构的限幅衰减一体化电路，其特征在于，所述基片材料的上表面为表面电路层，下表面为接地金属层；所述PIN二极管一、PIN二极管二、PIN二极管三、场效应管FET1、隔直电容一、隔直电容二、隔直电容三、隔直电容四、吸收电阻R1、吸收电阻R2、串联电阻R3、扼流电感L1、扼流电感L2、扼流电感L3、扼流电感L4、输入传输线、输出传输线和匹配传输线均集成在表面电路层上；所述接地金属孔一、接地金属孔二、接地金属孔三、接地金属孔四和接地金属孔五为集成在基片材料中的金属化通孔，用于将集成在表面电路层上的相应器件与接地金属层连接。

3.根据权利要求1所述的可重构的限幅衰减一体化电路，其特征在于，所述基片材料选用半导体基片材料。

4.根据权利要求1所述的可重构的限幅衰减一体化电路，其特征在于，所述输入传输线、输出传输线及匹配传输线特性阻抗按50欧姆特性阻抗设计；所述匹配传输线长度为可重构的限幅衰减一体化电路工作频段中心频率波长的四分之一。

5.根据权利要求1所述的可重构的限幅衰减一体化电路，其特征在于，所述隔直电容一、隔直电容二、隔直电容三和隔直电容四均为平板电容；

可重构的限幅衰减一体化电路的工作频段在2GHz以下时，所述隔直电容一、隔直电容二、隔直电容三和隔直电容四的容值选择在100PF量级；

可重构的限幅衰减一体化电路的工作频段在2GHz以上时，所述隔直电容一、隔直电容二、隔直电容三和隔直电容四的容值选择在10PF量级。

6.根据权利要求1所述的可重构的限幅衰减一体化电路，其特征在于，所述吸收电阻R1、吸收电阻R2和串联电阻R3均为薄膜电阻，并且所述吸收电阻R1、吸收电阻R2和串联电阻R3阻值根据可重构的限幅衰减一体化电路工作在衰减状态时等效的π型衰减器的衰减分贝数决定；所述吸收电阻R1、吸收电阻R2和串联电阻R3的承受功率均至少在0.5W量级。

7.根据权利要求1所述的可重构的限幅衰减一体化电路，其特征在于，所述限流电阻R4为薄膜电阻，其通过电流能力大于50mA，其阻值R由PIN二极管二和PIN二极管三的正向导通电压和正向导通电流决定，所述限流电阻R4的阻值R的计算公式为：

R＝(Vc-Vj)/(I2+I3)；

其中，Vc为控制电平二的高电平状态时控制电压，Vj为PIN二极管二和PIN二极管三的正向导通电压，I2和I3分别为PIN二极管二和PIN二极管三的正向导通电流。