[发明专利]半导体装置及其制造方法及包括其的电子设备

说明书

公开了一种在半导体装置及其制造方法以及包括这种半导体装置的电子设备。根据实施例，该半导体装置可以包括彼此竖直叠置的第一器件和第二器件，各自包括竖直叠置的第一源/漏层、沟道层和第二源/漏层以及围绕沟道层外周的栅堆叠。第一器件相对于第二器件在第一方向上伸出而形成第一台阶，第二器件限定第二台阶。在与第一方向相交的第二方向上的一侧，各器件的第一源/漏层相对于第二源/漏层和栅堆叠在第二方向上伸出，从而形成子台阶，各子台阶在相应的台阶上；在第二方向上的另一侧，各器件的栅堆叠相对于第二源/漏层在第二方向上伸出。

技术领域

本公开涉及半导体领域，具体地，涉及竖直地叠置有不同宽度的器件的半导体装置及其制造方法以及包括这种半导体装置的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。对于竖直型器件，可以通过彼此叠置来增加集成密度。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种竖直地叠置有不同宽度的器件的半导体装置及其制造方法以及包括这种半导体装置的电子设备。

根据本公开的一个方面，提供了一种半导体装置，包括：衬底；在竖直方向上叠置在衬底上的第一半导体器件和第二半导体器件，第一半导体器件和第二半导体器件各自包括在竖直方向上依次叠置的第一源/漏层、沟道层和第二源/漏层以及围绕沟道层的外周的栅堆叠。第一半导体器件的第一源/漏层、第二源/漏层和栅堆叠在第一方向上的一端相对于第二半导体器件的第一源/漏层、第二源/漏层和栅堆叠在第一方向上的相应的一端在第一方向上伸出，从而形成第一台阶，第二半导体器件限定第二台阶。第一半导体器件和第二半导体器件各自的第一源/漏层在与第一方向相交的第二方向上的一端相对于第二源/漏层和栅堆叠在第二方向上的相应的一端在第二方向上伸出，从而分别形成第一子台阶和第二子台阶，其中，第一子台阶在第一台阶上，第二子台阶在第二台阶上。在第一半导体器件和第二半导体器件中的每一个中，相对于第二源/漏层在第二方向上与所述一端相对的另一端，栅堆叠在第二方向上与所述一端相对的另一端在第二方向上伸出。

根据本公开的另一方面，提供了一种制造半导体装置的方法，包括：在衬底上设置包括n个器件层的堆叠，每个器件层包括依次叠置的第一源/漏层、沟道限定层和第二源/漏层，其中，n是大于或等于2的整数；在堆叠在第一方向的一侧形成阶梯结构：下层的器件层相对于上层的器件层形成台阶；在第一方向上的相对两侧，使各器件层中的沟道限定层相对于第一源/漏层和第二源/漏层在第一方向上凹进，并在由此得到的第一空隙中形成第一牺牲栅；在堆叠在与第一方向相交的第二方向上的一侧，使各器件层中的沟道限定层相对于第一源/漏层和第二源/漏层在第二方向上凹进，并得到第二空隙；在各沟道限定层的凹进的侧壁上形成沟道层；在第二空隙中形成沟道层之后的空间中形成第二牺牲栅；在堆叠在第二方向上的所述一侧，在各器件层中形成阶梯结构：各第二牺牲栅相对于相应器件层中的第二源/漏层形成子台阶；在堆叠在第二方向上与所述一侧相对的另一侧，通过选择性刻蚀，去除沟道限定层，并在由此得到的第三空隙中形成第三牺牲栅；在堆叠在第二方向上的所述另一侧，在各器件层中形成阶梯结构：同一器件层中的第一源/漏层相对于第二源/漏层和沟道限定层形成子台阶，子台阶在相应器件层所形成的台阶上；以及将第一牺牲栅、第二牺牲栅和第三牺牲栅替换为栅堆叠。

根据本公开的另一方面，提供了一种电子设备，包括上述半导体装置。

根据本公开的实施例，可以竖直地叠置具有不同宽度的器件，下方的器件需要电连接的部件，如源/漏区和栅堆叠，可以相对上方的器件伸出，以便于电连接。于是，可以实现大的集成密度。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：