[发明专利]半导体电路测试方法、装置、电子设备及计算机存储介质

说明书

本发明公开一种半导体电路测试方法，所述半导体电路包括U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端和电源输入端，所述半导体电路测试方法包括：在常温静态环境下，将U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端短接，所述U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端短接后形成第一合并端；施加第一预设电压于所述电源输入端与所述第一合并端；待持续第一预设时长后，获取UVW三相上桥臂的第一漏电流；基于所述第一漏电流与第一参考漏电流，判断UVW三相上桥臂的漏电流测试是否正常。此外，本发明还公开一种半导体电路测试装置、电子设备及计算机存储介质。

技术领域

本发明涉及功率半导体技术领域，特别涉及一种半导体电路测试方法、装置、电子设备及计算机存储介质。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，集成了智能控制IC和用于功率输出的IGBT、MOSFET、FRD等大功率器件及一些阻容元件，已广泛应用于工控、家电等领域。

半导体电路内部集成有多个晶体管，封装后需对其进行测试，比如：漏电流测试、通断测试等。具体的，先测试U相上桥臂的漏电流，若U相上桥臂正常，再测试V相上桥臂，若V相上桥臂正常，再测试W相上桥臂，按此方法，再依次测试UVW三相的下桥臂。

然而，由于需分别对UVW三相的上下桥臂进行测试，其测试步骤较多，因此，需要耗费较长时间对半导体电路进行成品测试，从而影响半导体电路的生产效率。

发明内容

本发明的主要目的在于提出一种半导体电路测试方法，旨在解决现有半导体电路测试方法存在耗时较长的技术问题。

为实现上述目的，本发明提出一种半导体电路测试方法，所述半导体电路包括U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端和电源输入端，所述半导体电路测试方法包括：

在常温静态环境下，将U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端短接，所述U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端短接后形成第一合并端；

施加第一预设电压于所述电源输入端与所述第一合并端；

待持续第一预设时长后，获取UVW三相上桥臂的第一漏电流；

基于所述第一漏电流与第一参考漏电流，判断UVW三相上桥臂的漏电流测试是否正常。

优选地，所述半导体电路还包括U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端，所述半导体电路测试方法还包括：

若UVW三相上桥臂的漏电流测试正常，则再将U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端短接，所述U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端短接后形成第二合并端；

施加第二预设电压于所述第一合并端与所述第二合并端；

待持续第二预设时长后，获取UVW三相下桥臂的第二漏电流；

基于所述第二漏电流与第二参考漏电流，判断UVW三相下桥臂的漏电流测试是否正常。

优选地，所述半导体电路还包括U相上桥臂输入端、V相上桥臂输入端、W相上桥臂输入端和驱动芯片，所述半导体电路测试方法还包括：

若UVW三相下桥臂的的漏电流测试正常，则再将U相上桥臂输入端、V相上桥臂输入端、W相上桥臂输入端短接，所述U相上桥臂输入端、V相上桥臂输入端、W相上桥臂输入端短接后形成第三合并端；

通过所述第三合并端分别输入高、低电平给所述驱动芯片，并施加第三预设电压于所述电源输入端与所述第一合并端；

获取UVW三相上桥臂两端的第一检测电压，并基于所述第一检测电压与第一参考电压判断UVW三相上桥臂的通断测试是否正常。