[发明专利]半导体电路测试方法、装置、电子设备及计算机存储介质

权利要求书

1.一种半导体电路测试方法，所述半导体电路包括U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端和电源输入端，其特征在于，所述半导体电路测试方法包括：

在常温静态环境下，将U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端短接，所述U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端短接后形成第一合并端；

施加第一预设电压于所述电源输入端与所述第一合并端；

待持续第一预设时长后，获取UVW三相上桥臂的第一漏电流；

基于所述第一漏电流与第一参考漏电流，判断UVW三相上桥臂的漏电流测试是否正常。

2.根据权利要求1所述的半导体电路测试方法，所述半导体电路还包括U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端，其特征在于，所述半导体电路测试方法还包括：

若UVW三相上桥臂的漏电流测试正常，则再将U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端短接，所述U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端短接后形成第二合并端；

施加第二预设电压于所述第一合并端与所述第二合并端；

待持续第二预设时长后，获取UVW三相下桥臂的第二漏电流；

基于所述第二漏电流与第二参考漏电流，判断UVW三相下桥臂的漏电流测试是否正常。

3.根据权利要求2所述的半导体电路测试方法，所述半导体电路还包括U相上桥臂输入端、V相上桥臂输入端、W相上桥臂输入端和驱动芯片，其特征在于，所述半导体电路测试方法还包括：

若UVW三相下桥臂的的漏电流测试正常，则再将U相上桥臂输入端、V相上桥臂输入端、W相上桥臂输入端短接，所述U相上桥臂输入端、V相上桥臂输入端、W相上桥臂输入端短接后形成第三合并端；

通过所述第三合并端分别输入高、低电平给所述驱动芯片，并施加第三预设电压于所述电源输入端与所述第一合并端；

获取UVW三相上桥臂两端的第一检测电压，并基于所述第一检测电压与第一参考电压判断UVW三相上桥臂的通断测试是否正常。

4.根据权利要求3所述的半导体电路测试方法，所述半导体电路还包括U相下桥臂输入端、V相下桥臂输入端、W相下桥臂输入端，其特征在于，所述半导体电路测试方法还包括：

若UVW三相上桥臂的通断测试正常，则再将U相下桥臂输入端、V相下桥臂输入端、W相下桥臂输入端短接，所述U相下桥臂输入端、V相下桥臂输入端、W相下桥臂输入端短接后形成第四合并端；

通过所述第四合并端分别输入高、低电平给所述驱动芯片，并施加第四预设电压于所述第一合并端与所述第二合并端；

获取UVW三相下桥臂两端的第二检测电压，并基于所述第二检测电压与第二参考电压判断UVW三相下桥臂的通断测试是否正常。

5.一种半导体电路测试装置，所述半导体电路包括U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端和电源输入端，其特征在于，所述半导体测试装置包括：

第一施压模块，用于在U相上桥臂输出端、V相上桥臂输出端、W相上桥臂输出端短接形成第一合并端后，施加第一预设电压于所述电源输入端与所述第一合并端；

第一电流获取模块，待持续第一预设时长后，获取UVW三相上桥臂的第一漏电流；

第一判断模块，用于基于所述第一漏电流与第一参考漏电流，判断UVW三相上桥臂的漏电流测试是否正常。

6.根据权利要求5所述的半导体电路测试装置，所述半导体电路还包括U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端，其特征在于，所述半导体电路测试装置还包括：

第二施压模块，用于在U相下桥臂输出端、V相下桥臂输出端、W相下桥臂输出端短接形成第二合并端时，施加第二预设电压于所述第一合并端与所述第二合并端；

第二电流获取模块，用于待持续第二预设时长后，获取UVW三相下桥臂的第二漏电流；

第二判断模块，用于基于所述第二漏电流与第二参考漏电流，判断UVW三相下桥臂的漏电流测试是否正常。