[发明专利]一种由自组装异质结材料作为存储介质层构建的忆阻器及其制备方法

说明书

本发明公开了一种由自组装异质结材料作为存储介质层构建的忆阻器及其制备方法，该忆阻器的存储介质层由自组装异质结材料制备而成；自组装异质结材料包括钙钛矿量子点和二维纳米材料，其制备方法为：分别配置二维纳米材料分散液和零维量子点材料分散液，将二维纳米材料分散液和零维量子点材料分散液混合后进行超声处理，通过超声诱导零维量子点材料在二维纳米材料上自组装，最后通过旋涂制得。本发明利用自组装异质结材料中非共价键的弱相互作用，对导电细丝的形成或断裂行为进行物理约束，从而实现电压控制的忆阻器，同时异质结结构材料中较长的电流衰减时间，进一步降低了器件的工作能耗，提高了忆阻器的功能性和实用性。

技术领域

本发明属于电子材料技术领域，具体涉及一种由自组装异质结材料作为存储介质层构建的忆阻器及其制备方法。

背景技术

忆阻器因其简单紧凑的双端结构，出色的存储性能(亚纳秒开关时间和皮焦耳多比特可编程性)以及简单的操作方式而受到越来越受到关注。通过“设置”(SET)和“复位”(RESET)操作，使得忆阻器在低阻态(low resistance state，LRS)和高阻态(highresistance state，HRS)之间进行电阻态的切换。根据SET操作后的忆阻器在零偏压下的电阻态，将忆阻器划分为非易失型和易失型，见图1和图2。其中，零偏压下保持LRS状态的器件为非易失型忆阻器，而零偏压下返回HRS状态的器件为易失型忆阻器。

易失型忆阻器的周期性电导态刷新和快速写入速度，为数字计算的新领域(包括逻辑门、传感计算与神经形态计算)创造了提高能源效率的机会，其电流易失行为是焦耳热影响传导电子、相变或原子重排和半永久空间电荷分布过程，这些过程本质上是由叠加的热效应对器件电阻态保持状态的影响。忆阻器的存储机理是通过外界激励使得中间存储介质层展现出不同的电阻状态来实现信息的存储。其典型的电阻变化机制是基于局部缺陷浓度变化而形成或断裂具有相对高导电性的一个或多个导电细丝(conductive filaments，CF)。通过施加在忆阻器器件上各种刺激(包括电压、光照、温度等)，在器件的电学测试中形成瞬态焦耳热影响器件中CF的几何形状。近年来，从要求高精度的近传感器计算(near-sensor computing)与传感器内计算(in-sensor computing)存储器，到不精确和随机性导致的随机计算和安全，易失型忆阻器既可用于降低安全计算的复杂性，也可通过在内存数组中执行神经形态计算来减少访问数据量。

为了实现忆阻器的电流易失行为，不同的研究方案被用来设计忆阻器中导电细丝的断裂行为，包括光辐照(Adv.Funct.Mater.2020，30，2070105)，相变效应(Nat.Nanotechnol.2016,11,693)以及肖特基势垒调控(Adv.Electron.Mater.2020,6,1900595)等。这些研究方案虽然实现了对忆阻器的电流易失行为的有效调控，然而调控能耗较高，影响易失型忆阻器的通用性和实用性。如何从器件存储介质层材料性质入手，实现对其中导电细丝(conductive filaments，CF)的形成或断裂行为的调控，是综合降低调控手段复杂性和减少调控能耗的有效途径。

发明内容

本发明的目的是提供一种由自组装异质结材料作为存储介质层构建的忆阻器及其制备方法，从而从材料上解决对忆阻器的电流易失行为的调控问题。利用自组装异质结材料中非共价键的弱相互作用，对导电细丝的形成或断裂行为进行物理约束，从而设计实现电压控制的易失型忆阻器。同时异质结结构材料中较长的电流衰减时间，进一步降低了器件的工作能耗，提高了易失型忆阻器的功能性和实用性。

为实现上述目的，本发明采用的技术方案为：