[发明专利]一种CMOS图像传感器的高速列线读出电路及读出方法

说明书

本发明公开了一种CMOS图像传感器的高速列线读出电路，包括像素单元，像素单元输出端连接像素面阵的列线，像素面阵的列线还连接电流源I_bias、采样电容C_S的正极板、输出跨导放大器OTA的输出端，采样电容C_S负极板分别连接采样电阻R_S一端和输出跨导放大器OTA的输入正相端，电流源I_bias、采样电阻R_S另一端和输出跨导放大器OTA的输入负相端均接地；克服了现有的大面阵CMOS图像传感器的高速读出电路需要引入较大寄生的问题。

技术领域

本发明属于图像传输模拟技术领域，具体涉及一种一种CMOS图像传感器的高速列线读出电路，还涉及大面阵CMOS图像传感器的高速列线读出方法。

背景技术

图像传感器是相机的重要组成部分，目前常用的图像传感器主要分为CMOS图像传感器和CCD图像传感器。

由于CMOS图像传感器具有低功耗和高帧率等特点，获得了大量的关注。随着高像素图像传感器的发展，在部分高像素摄像中，对传感器的帧率提出了较大的要求。传统的高像素的CMOS图像传感器已经无法满足要求。

在此基础上他人提出了传统的大面阵CMOS图像传感器的高速读出电路，电路结构如附图1所示。包括电流传感器、电流放大器、基准电流I_bias。电流传感器在像素单元的上端采样列线上的电流I_X并感应出电流I_sens，I_sens接电流放大器的正相端，I_bias接电流放大器的负相端。电流放大器的输出接列线。

上述的大面阵CMOS图像传感器的高速读出电路，当像素单元工作时，由于复位信号和积分信号的传输会产生变化的I_X，I_X流经电流传感电路并感应出电流I_sens，I_sens流入放大器的正相端，基准电流I_bias流入放大器的负相端，电流放大器对感应电流I_sens和基准电流I_bias进行做差放大并输出电流I_O＝A_i(I_sens-I_bias)到列线上。输出电流I_O既可以输出电流又可以灌电流以实现对寄生电容的快速充放电进而实现高速的读出。当像素单元输出稳定时I_sens＝I_bias，输出电流I_O＝0，不影响像素单元的输出。

对于上述的传统的大面阵CMOS图像传感器的高速读出电路，电路的电流采样电路在像素单元的上端，这种结构引入了两个行总线和额外的基准电流，行总线在大面阵中又会引入较大的寄生电阻和电容，而且不适用于现在广泛应用的列并行读出机制。这种结构有着较大的优化的空间。

发明内容

本发明的目的是提供一种一种CMOS图像传感器的高速列线读出电路，克服了现有的大面阵CMOS图像传感器的高速读出电路需要引入较大寄生的问题。

本发明的另一目的是提供一种大面阵CMOS图像传感器的高速列线读出方法，解决了在大面阵CMOS图像传感器的信号读出过程中，由于复位信号和积分信号建立过慢而导致复位信号与积分信号读出时间过长的问题。

本发明所采用的技术方案是，一种CMOS图像传感器的高速列线读出电路，包括像素单元，像素单元输出端连接像素面阵的列线，像素面阵的列线还连接电流源I_bias、采样电容C_S的正极板、输出跨导放大器OTA的输出端，采样电容C_S负极板分别连接采样电阻R_S一端和输出跨导放大器OTA的输入正相端，电流源I_bias、采样电阻R_S另一端和输出跨导放大器OTA的输入负相端均接地。

本发明的特点还在于：