[发明专利]原型验证系统、方法、处理单元、及设备

说明书

本公开提供了一种原型验证系统、方法、处理单元及设备，该原型验证系统包括ARM处理单元和FPGA处理单元；FPGA处理单元包括待测芯片模块；ARM处理单元与FPGA处理单元之间通信相连；ARM处理单元用于获取所述待测芯片模块运行所需的输入数据，并将读取的输入数据传输至所述FPGA处理单元；以及，生成控制指令，并将所述控制指令传输至所述FPGA处理单元；所述待测芯片模块，用于响应获得的所述控制指令，获取所述输入数据，按照所述控制指令对所述输入数据进行处理，得到输出数据。

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种原型验证系统、方法、处理单元及设备。

背景技术

人工智能(Artificial Intelligence，AI)芯片可以是一种融合AI算法的特殊应用集成电路，该AI芯片可以应用于数据中心、智能安防、自动驾驶等领域内。

随着芯片集成度提高和性能的多元化，令芯片设计要求也变得越来越复杂，故为了验证AI芯片设计是否符合需求，需要使用原型验证系统对设计的AI芯片进行验证，使得对AI芯片的原型验证已成为数字芯片设计中必不可少的步骤。具体的，原型验证系统可以在AI芯片流片之前，通过将设计的AI芯片放置在原型验证系统上，对AI芯片的功能进行验证。

因此，设计一种能够较为高效和灵活的对AI芯片进行验证的原型验证系统至关重要。

发明内容

有鉴于此，本公开至少提供一种原型验证系统、方法、处理单元及设备。

第一方面，本公开提供了一种原型验证系统，所述系统包括：微处理器(AdvancedRISC Machines，ARM)处理单元和现场可编程逻辑门阵列(Field Programmable GateArray，FPGA)处理单元；所述FPGA处理单元包括待测芯片模块；所述ARM处理单元与所述FPGA处理单元之间通信相连；

所述ARM处理单元，用于获取所述待测芯片模块运行所需的输入数据，并将读取的输入数据传输至所述FPGA处理单元；以及，生成控制指令，并将所述控制指令传输至所述FPGA处理单元；

所述待测芯片模块，用于响应获得的所述控制指令，获取所述输入数据，按照所述控制指令对所述输入数据进行处理，得到输出数据。

本公开提供的原型验证系统包括ARM处理单元和FPGA处理单元；FPGA处理单元包括待测芯片模块；ARM处理单元与FPGA处理单元之间通信相连。本公开实施方式中，可以在AI芯片的硬件开发工作完成之前，在ARM处理单元上开发软件驱动和应用程序，而不需要依赖于AI芯片的架构以及硬件开发，加快了对软件代码的开发和维护的速度，进而可以加快AI芯片的验证加速和早期软件开发，即可以加快AI芯片的研发周期。

同时，通过将ARM处理单元与FPGA处理单元通信相连，无需占用FPGA处理单元的逻辑资源，有利于数据的快速传输，以及能够通过ARM处理单元对AI芯片的状态进行配置、检测和调试，同时，ARM处理单元可以接收待测芯片模块在运行过程中产生的中断指令，通过接收到的中断指令，能够对AI芯片调试过程中产生的问题进行问题定位。

一种可能的实施方式中，所述ARM处理单元包括ARM模块和第一存储器；所述FPGA处理单元还包括第二存储器和通信模块；

所述ARM模块，用于从所述第一存储器中读取所述待测芯片模块运行所需的输入数据，并将读取的输入数据通过所述通信模块传输至所述第二存储器；以及，生成控制指令，并将所述控制指令通过所述通信模块传输至所述待测芯片模块；

所述待测芯片模块，用于响应所述控制指令，从所述第二存储器中读取所述输入数据，按照所述控制指令对所述输入数据进行处理，得到输出数据，并将所述输出数据存储至所述第二存储器。