[发明专利]原型验证系统、方法、处理单元、及设备

权利要求书

1.一种原型验证系统，其特征在于，所述系统包括：微处理器ARM处理单元和现场可编程逻辑门阵列FPGA处理单元；所述FPGA处理单元包括待测芯片模块；所述ARM处理单元与所述FPGA处理单元之间通信相连；

所述ARM处理单元，用于获取所述待测芯片模块运行所需的输入数据，并将读取的输入数据传输至所述FPGA处理单元；以及，生成控制指令，并将所述控制指令传输至所述FPGA处理单元；

所述待测芯片模块，用于响应获得的所述控制指令，获取所述输入数据，按照所述控制指令对所述输入数据进行处理，得到输出数据。

2.根据权利要求1所述的原型验证系统，其特征在于，所述ARM处理单元包括ARM模块和第一存储器；所述FPGA处理单元还包括第二存储器和通信模块；

所述ARM模块，用于从所述第一存储器中读取所述待测芯片模块运行所需的输入数据，并将读取的输入数据通过所述通信模块传输至所述第二存储器；以及，生成控制指令，并将所述控制指令通过所述通信模块传输至所述待测芯片模块；

所述待测芯片模块，用于响应所述控制指令，从所述第二存储器中读取所述输入数据，按照所述控制指令对所述输入数据进行处理，得到输出数据，并将所述输出数据存储至所述第二存储器。

3.根据权利要求2所述的原型验证系统，其特征在于，所述待测芯片模块，还用于在得到输出数据之后，生成指示数据处理完成的目标中断指令，并将所述目标中断指令通过所述通信模块传输至所述ARM模块；

所述ARM模块，还用于响应于所述目标中断指令，通过所述通信模块从所述第二存储器中获取所述输出数据，并将所述输出数据发送至所述ARM处理单元的所述第一存储器。

4.根据权利要求2或3所述的原型验证系统，其特征在于，所述FPGA处理单元中还包括存储控制模块，所述存储控制模块与所述第二存储器相连，所述存储控制模块用于控制所述第二存储器的读写操作。

5.根据权利要求2～4任一所述的原型验证系统，其特征在于，所述通信模块为高速串行计算机扩展总线标准PCIe通信模块；所述ARM处理单元中还包括PCIe扩展插槽；所述PCIe通信模块与所述PCIe扩展插槽相连。

6.根据权利要求2～5任一所述的原型验证系统，其特征在于，所述FPGA处理单元还包括原型平台寄存器模块；

所述原型平台寄存器模块，用于响应所述待测芯片模块的第一中断指令，将所述第一中断指令转换为所述通信模块支持的中断类型的第二中断指令，将所述第二中断指令通过所述通信模块传输至所述ARM处理单元；以及接收所述ARM处理单元发送的第三中断指令。

7.根据权利要求2～6任一所述的原型验证系统，其特征在于，所述FPGA处理单元还包括总线模块，所述总线模块用于控制所述FPGA处理单元中包括的不同模块之间的互联，以及控制各个模块对所述第二存储器的读写操作。

8.一种微处理器ARM处理单元，其特征在于，所述ARM处理单元包括ARM模块和第一存储器；

所述第一存储器，用于存储现场可编程逻辑门阵列FPGA处理单元的待测芯片模块运行所需的输入数据；

所述ARM模块，用于从所述第一存储器中读取所述输入数据，并将读取的输入数据发送至所述FPGA处理单元的通信模块；以及，生成控制指令，并将所述控制指令通过所述FPGA处理单元的通信模块传输至所述待测芯片模块。

9.根据权利要求8所述的ARM处理单元，其特征在于，所述ARM处理单元中还包括PCIe扩展插槽；所述PCIe扩展插槽与所述FPGA处理单元的通信模块相连。

10.一种现场可编程逻辑门阵列FPGA处理单元，其特征在于，所述FPGA处理单元包括待测芯片模块；

所述待测芯片模块，用于响应获得的控制指令，获取输入数据，按照所述控制指令对所述输入数据进行处理，得到输出数据。