[发明专利]半导体存储装置

说明书

本申请提供一种半导体存储装置，包括译码模块、主字线驱动模块、子字线驱动模块和存储单元阵列。译码模块被配置为对目标存储单元行地址进行译码，以生成主字线选择信号和子字线选择信号；主字线驱动模块被配置为响应主字线选择信号而驱动多条主字线；子字线驱动模块被配置为响应子字线选择信号而驱动多条子字线；一个存储单元阵列包括多个存储单元，子字线驱动模块布置在存储单元阵列的任意一侧边缘处，且子字线驱动模块的输出端连接存储单元阵列的字线；至少两个不同的存储单元阵列共同使用一组主字线驱动模块，且一个译码模块连接至少一组主字线驱动模块。本申请提供的半导体存储装置面积更小，更符合半导体存储器的使用要求。

技术领域

本申请涉及半导体技术，尤其涉及一种半导体存储装置。

背景技术

半导体存储器件，尤其是动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)被设计成使得一个主字线选择性激活多个子字线中的一个。例如，当存在64个主字线且每个主字线存在子字线时，一个主字线激活8个子字线中的一个。

在从DRAM存储器中读取信息时，需要获知所要读取信息对应的存储单元地址编码，再根据该存储单元地址编码读取出对应的存储单元行编码，根据该存储单元行编码激活对应的字线。字线被激活后，与字线连接的存储单元处于可读写的状态。相应的，DRAM存储器中会设置依次连接的BANK_CTRL模块(用于从该存储单元地址编码中读取出对应的存储单元行编码的模块)、X_Ctrl模块(用于译码该存储单元行编码的译码器)、主字线驱动器(Main word line driver，简称MWD)、主字线(Main word line，简称MWL)、子字线驱动器(Sub word line driver，简称SWD)、子字线(Sub word line，简称SWL)。像主字线和子字线的排布一样，一个X_Ctrl模块会连接多个主字线驱动器，一个主字线驱动器会连接多个子字线驱动器。

如今，随着半导体存储器的发展，半导体存储器的面积越来越小已经成为一种不可避免的发展趋势。因此，如何设计半导体中的各个模块，以减小半导体存储器的面积，也成为研究的重点。

发明内容

本申请提供一种半导体存储装置，用以解决如何使得半导体存储器面积越来越小的问题。

一方面，本申请提供一种半导体存储装置，包括：

译码模块，被配置为对目标存储单元行地址进行译码，以生成主字线选择信号和子字线选择信号；

主字线驱动模块，与所述译码模块连接，所述主字线驱动模块被配置为响应于所述主字线选择信号而驱动多条主字线；

子字线驱动模块，与所述主字线驱动模块连接，所述子字线驱动模块被配置为响应所述子字线选择信号而驱动多条子字线；

存储单元阵列，一个所述存储单元阵列包括多个存储单元，所述子字线驱动模块布置在所述存储单元阵列的任意一侧边缘处，且所述子字线驱动模块的输出端连接所述存储单元阵列的字线；

至少两个不同的存储单元阵列共同使用一组主字线驱动模块，且一个所述译码模块连接至少一组主字线驱动模块。

其中一个实施例中，所述主字线驱动模块的第一侧和第二侧均布置有子字线驱动模块，其中布置在所述主字线驱动模块第一侧的子字线驱动模块和所述主字线驱动模块之间设置有所述译码模块；

所述第一侧和所述第二侧相对设置，且所述第一侧和所述第二侧均有主字线输出。

其中一个实施例中，所述子字线驱动模块包括：

子字线选择线驱动器，被配置为响应于所述子字线选择信号而驱动多条子字线选择线；

子字线关断电压线驱动器，被配置为响应于所述子字线选择信号或所述主字线选择信号而利用不同的电压电平来驱动多条子字线关断电压线；