[发明专利]用于在300mm绝缘体上硅平台中制备底切的方法

说明书

本公开涉及一种用于在绝缘体上硅(SOI)结构中产生底切(UCUT)的方法，具体涉及一种用于300mm SOI平台的方法。为此，本公开提供了一种用于在SOI结构的绝缘体层下的硅基材中制造一个或多个腔室的方法。该方法包括：对硅基材进行第一干法蚀刻以产生一个或多个腔室，对硅基材进行第一湿法蚀刻以使一个或多个腔室扩张，对硅基材进行第二干湿法蚀刻以使一个或多个腔室进一步扩张，并且破坏由第一湿法蚀刻产生的硅琢面，以及进行第二湿法蚀刻以使一个或多个腔室扩张。

技术领域

本公开涉及一种用于在绝缘体上硅(SOI)结构中产生底切(undercut, UCUT)的方法，具体涉及一种用于在300mm SOI平台中产生底切(UCUT)的方法。为此，本公开提供了一种用于在SOI结构的绝缘体层下的硅基材中制造一个或多个腔室(cavity)的方法。

发明背景

UCUT包括在SOI结构的硅基材中的一个或多个腔室，并且通常通过局部选择性去除硅基材材料对SOI结构的掩埋氧化物(即，绝缘体层)进行底切来实现。UCUT在某些互补金属氧化物半导体(CMOS)器件(尤其是光子器件) 中具有某些优势。例如，UCUT可以使不期望的热量泄漏最小化。例如，热量可以由可热调谐的CMOS环形调制器中的集成式加热器产生。由于热泄漏减少，因此UCUT能够构建效率更高的环形调制器，并提高器件可靠性。

用于在200mm SOI平台中产生UCUT的示例性方法(工艺)包括进行选择性各向同性体硅刻蚀，然后进行较长时间的湿法刻蚀，例如，使用高度浓缩的TMAH(例如，25％浓度)在80℃的温度下进行90分钟湿法蚀刻。该示例性方法还包括进行另外90分钟的后续清洁步骤，该清洁步骤包括：用蒸馏水冲洗(DIW冲洗)和用异丙醇冲洗(IPA冲洗)。

该示例性方法的缺点在于，直至在SOI结构的硅基材中完成具有所需尺寸的一个或多个腔室为止，总处理时间约为3小时或更长。另一个缺点是，湿法蚀刻需要在专用湿法蚀刻工作台上进行，因此需要特定加工设备。如果将示例性方法转移到300mm平台，则将会产生额外的成本。

发明内容

考虑到示例性方法的上述缺点，本发明的实施方式旨在于提供改进的用于在SOI结构中产生UCUT的方法。具体来说，目的是提供一种能够在SOI 结构的绝缘体层下的硅基材中产生一个或多个腔室的方法，其中，与示例性方法相比，该方法的总处理时间得以减少。此外，该方法应适合于集成到300mm SOI(光子)平台中，其中，应无需投资特定的附加加工设备。

该目的通过例如在所附独立权利要求中提供的本发明的实施方式来实现。这些实施方式的有利实施方式在从属权利要求中进行限定。

具体来说，本发明的实施方式实现了用于产生UCUT的新方法，其中，该方法包括体硅(bulk silicon)干法蚀刻和短湿法蚀刻的组合。该方法具有良好的可扩展性，这意味着可以通过重复更多的干法蚀刻和湿法蚀刻循环，按需扩展UCUT尺寸(例如，硅基材中产生的一个或多个腔室的大小)的规模。因此，可以达到所需的任何轮廓。

本公开的第一方面提供了一种用于在SOI结构的绝缘体层下的硅基材中制造一个或多个腔室的方法，所述方法包括：对硅基材进行第一干法蚀刻以在绝缘体层下产生一个或多个腔室；对硅基材进行第一湿法蚀刻以使一个或多个腔室扩张；对硅基材进行第二干湿法蚀刻以使一个或多个腔室进一步扩张，并且破坏由第一湿法蚀刻产生的硅琢面(facet)；以及进行第二湿法蚀刻以使一个或多个腔室扩张。

各湿法蚀刻在硅层中产生琢面，特别是54°的琢面。这意味着，一个或多个腔室的侧壁与{111}硅晶体平面一致(align)。结果，蚀刻速率减慢至 111蚀刻的蚀刻速率，由此使处理时间延长。因此，第一方面的方法包括：用干法蚀刻“破坏”(或改变)硅琢面，其中，各干法蚀刻在两次湿法蚀刻之间进行。硅琢面的破坏显著提高了后续湿法蚀刻的蚀刻速率，因此减少了总处理时间。