[发明专利]一种高压碳化硅漂移阶跃恢复二极管

说明书

本发明公开了一种高压碳化硅漂移阶跃恢复二极管，其特征在于，包括原胞结构，原胞结构自下而上分别为N型欧姆接触电极、N型掺杂衬底、N型掺杂缓冲层、P型基区、P型掺杂发射层和P型欧姆接触电极，P型基区为碳化硅耐压基区，采用碳化硅作为P型基区，且P型基区厚度为14～22μm，非平衡载流子的运输路径大大缩短，从而减小了脉冲前沿的时间，增大了输出脉冲的电压值。同时减小了DSRD器件的损耗，大大减小DSRD器件体积，缩小脉冲系统的体积。采用碳化硅作为P型基区，能够增大器件耐压，减小开关时间，不仅可以解决单片DSRD电压脉冲峰值低、功耗大的问题，也可以减少超快脉冲系统中串联DSRD器件的数量，从而减小系统体积。

技术领域

本发明涉及一种半导体开关二极管，特别涉及一种高压碳化硅漂移阶跃 恢复二极管。

背景技术

漂移阶跃恢复二极管(Drift step recovery diodes，简称DSRD)是一种半 导体开关二极管，一般应用于超宽谱(Ultra wide band，简称UWB)脉冲系 统，是脉冲功率器件的核心。它具有纳秒级甚至皮秒级的开关时间，具有高 效率、高稳定性、重量轻、结构简单等优点，因此在超快脉冲信号源中起到 至关重要的作用。

在超快脉冲系统中往往要求开关满足高频、大功率，目前主要采用硅基 DSRD器件，它的单片耐压值较低，需要多个器件串联使用，这将大大增加 系统体积，且厚的漂移区已无法满足脉冲前沿对时间的要求。

发明内容

本发明的目的在于提供一种高压碳化硅漂移阶跃恢复二极管，以克服现 有技术的不足。

为达到上述目的，本发明采用如下技术方案：

一种高压碳化硅漂移阶跃恢复二极管，其特征在于，包括原胞结构，原 胞结构自下而上分别为N型欧姆接触电极、N型掺杂衬底、N型掺杂缓冲层、 P型基区、P型掺杂发射层和P型欧姆接触电极，P型基区为碳化硅耐压基区， P型基区厚度为14～22μm。

进一步的，具体的，P型基区厚度为18μm。

进一步的，N型掺杂缓冲层厚度为1μm。

进一步的，P型掺杂发射层的厚度为2μm。

进一步的，P型基区的掺杂浓度为1*10¹⁵～1*10¹⁶cm^-3。

进一步的，P型基区的掺杂浓度为5*10¹⁵cm^-3。

进一步的，具体的，P型掺杂发射层采用P⁺型掺杂发射层。

进一步的，P型掺杂发射层为P型欧姆接触的阳极区。

与现有技术相比，本发明具有以下有益的技术效果：

本发明一种高压碳化硅漂移阶跃恢复二极管，其特征在于，包括原胞结 构，原胞结构自下而上分别为N型欧姆接触电极、N型掺杂衬底、N型掺杂 缓冲层、P型基区、P型掺杂发射层和P型欧姆接触电极，P型基区为碳化硅 耐压基区，采用碳化硅作为P型基区，且P型基区厚度为14～22μm，非平 衡载流子的运输路径大大缩短，从而减小了脉冲前沿的时间，增大了输出脉 冲的电压值。同时减小了DSRD器件的损耗，大大减小DSRD器件体积，缩 小脉冲系统的体积。采用碳化硅作为P型基区，能够增大器件耐压，减小开 关时间，不仅可以解决单片DSRD电压脉冲峰值低、功耗大的问题，也可以减 少超快脉冲系统中串联DSRD器件的数量，从而减小系统体积。

进一步的，P⁺型掺杂发射层不仅仅作为P型欧姆接触的阳极区，更重要 的是减少正向泵浦电流注入的电荷损失以达到少子(电子)在P⁺型掺杂发射 层积累的目的，进而减小输出脉冲前沿损耗。