[发明专利]支持高效率I/O接口的非易失性存储器装置

权利要求书

1.一种非易失性存储器装置，包括：

第一针脚，被配置为从存储器控制器接收第一信号；

第二针脚，被配置为从存储器控制器接收第二信号；

第三针脚，被配置为从存储器控制器接收第三信号；

第四针脚，被配置为从存储器控制器接收写入使能信号；

存储器单元阵列；以及

存储器接口电路，被配置为：在第一模式下从第三信号获得命令、地址和数据，并且在第二模式下从第一信号和第二信号获得命令和地址并从第三信号获得数据，

其中，存储器接口电路被配置为使得：

在第一模式下，存储器接口电路基于写入使能信号的切换时序从在第一信号的启用时段中接收的第三信号获得命令，并且基于写入使能信号的切换时序从在第二信号的启用时段中接收的第三信号获得地址；以及

在第二模式下，根据在第一时间段的第一循环周期中接收的具有启用状态的第一信号，存储器接口电路基于写入使能信号的切换时序从在第一时间段期间接收的第一信号和第二信号获得命令，并且根据在第二时间段的第二循环周期中接收的具有启用状态的第二信号，存储器接口电路基于写入使能信号的切换时序从在第二时间段期间接收的第一信号和第二信号获得地址，第一时间段包括预定数量的循环周期，第二时间段包括所述预定数量的循环周期。

2.根据权利要求1所述的非易失性存储器装置，其中，每个循环周期对应于写入使能信号的一个或多个时段。

3.根据权利要求1所述的非易失性存储器装置，其中，存储器接口电路被配置为：通过在第二模式下在第三针脚接收包括数据的第三信号的同时分别在第一针脚和第二针脚处接收第一信号和第二信号，来访问存储器单元阵列，其中，第一信号和第二信号包括命令或地址。

4.根据权利要求1所述的非易失性存储器装置，其中，在第一模式下接收的写入使能信号的频率与在第二模式下接收的写入使能信号的频率不同。

5.根据权利要求1所述的非易失性存储器装置，其中，在包括命令或地址的第一信号和第二信号被接收之前，写入使能信号从静态改变为切换状态。

6.根据权利要求1所述的非易失性存储器装置，其中，存储器接口电路还被配置为：

在第二模式下，响应于从存储器控制器提供的状态读取命令，通过第一针脚和第二针脚中的至少一个输出非易失性存储器装置的状态信息。

7.根据权利要求1所述的非易失性存储器装置，其中，存储器接口电路包括：

写入使能信号分频器，被配置为：基于写入使能信号生成多个内部时钟信号和恢复的写入使能信号，所述多个内部时钟信号具有彼此不同的相位，所述恢复的写入使能信号具有与所述多个内部时钟信号中的一个内部时钟信号的相位相同的相位；以及

扩频器，被配置为：基于所述多个内部时钟信号中的第一内部时钟信号对在第一循环周期中接收的第一信号进行采样以生成采样的命令锁存使能信号，基于第一内部时钟信号对在第一循环周期中接收的第二信号进行采样以生成采样的地址锁存使能信号，并且基于所述多个内部时钟信号中的剩余内部时钟信号对在第一时间段的剩余循环周期中接收的第一信号和第二信号进行采样以生成能够通过信号线输出的采样的命令/地址信号，信号线的数量等于第三针脚的数量。

8.根据权利要求1所述的非易失性存储器装置，还包括：

第五针脚，被配置为从存储器控制器接收读取使能信号；

第六针脚，被配置为将数据选通信号发送到存储器控制器，

其中，存储器单元阵列被配置为存储从第三信号获得的数据；以及

控制逻辑电路，被配置为从存储器单元阵列读取存储的数据，

其中，存储器接口电路还被配置为：

根据读取使能信号的切换而生成在预定延迟之后切换的数据选通信号；以及

生成以数据选通信号的切换时序对齐的包括读取的数据的第三信号，并且

其中，第三针脚被配置为将包括读取的数据的第三信号输出到存储器控制器。