[发明专利]半导体装置

说明书

本公开提供一种半导体装置以及半导体装置的制造方法。一种半导体装置的范例包含第一半导体堆叠以及第二半导体堆叠、虚设间隔物和栅极结构，这些堆叠位于基板上方，其中各第一半导体堆叠与第二半导体堆叠包含层叠的且相互分开的半导体层；虚设间隔物位于第一半导体堆叠以及第二半导体堆叠之间，其中虚设间隔物接触第一半导体堆叠与第二半导体堆叠的各半导体层的第一侧壁；栅极结构环绕第一半导体堆叠与第二半导体堆叠的各半导体层的第二侧壁、顶面以及底面。

技术领域

本公开涉及半导体装置及其制造方法，且特别涉及具有鱼骨结构的半导体装置及其制造方法。

背景技术

集成电路(IC)产业经历了指数成长。引入了多栅极装置以提高装置性能。其中多栅极装置的一种实例为鳍式场效晶体管(fin-like field effect transistor；FinFET)装置。多栅极装置的另一种实例为纳米片装置(亦称为纳米线装置、纳米环装置、栅极环绕装置、栅极全环(gate-all-around；GAA)装置；或多桥通道(multi-bridge channel)装置。多栅极装置与现有互补式金属氧化物半导体(CMOS)工艺相容，且能使晶体管的尺寸更大幅度地(aggressive)缩小。

缩小尺寸(例如，较小的间距和临界尺寸)一直是集成电路(IC)工艺中的趋势。与FinFET装置相比，虽然纳米片装置可提供较好的栅极控制效能，但纳米片装置的最小通道尺寸(minimum channel dimension)比FinFET装置的最小通道尺寸大许多。除此之外，更大幅度地(aggressively)缩小尺寸对半导体装置工艺引入了更高的复杂度，且为半导体装置带来了一些问题。例如，一些工艺的图案形成窗口可能会受相邻的纳米片堆叠之间有限的距离所拘束。因此，需要对纳米片装置进行改善，以降低装置尺寸以及减缓工艺的一些问题。

发明内容

本公开提供许多不同的实施例。具有鱼骨结构的半导体装置以及其制造方法在此公开。一种半导体装置的范例包含：第一半导体堆叠以及第二半导体堆叠、虚设间隔物、以及栅极结构。第一半导体堆叠以及第二半导体堆叠设置于基板上方，其中各第一半导体堆叠与第二半导体堆叠包含层叠的且相互分开的半导体层。虚设间隔物位于第一半导体堆叠以及第二半导体堆叠之间，其中虚设间隔物接触第一半导体堆叠与第二半导体堆叠的各半导体层的第一侧壁。栅极结构环绕第一半导体堆叠与第二半导体堆叠的各半导体层的第二侧壁、顶面以及底面。

另一范例的半导体装置包含：多个第一半导体堆叠、多个第二半导体堆叠、第一虚设间隔物、第二虚设间隔物、第一栅极结构、以及第二栅极结构。第一半导体堆叠位于基板的第一区之上，第二半导体堆叠位于基板的第二区之上，其中各第一导体堆叠与第二半导体堆叠包含层叠的且相互分开的半导体层。第一虚设间隔物位于第一半导体堆叠之间，第二虚设间隔物位于第二半导体堆叠之间，其中第一虚设间隔物与第一半导体堆叠的半导体层的侧壁接触，且第二虚设间隔物与第二半导体堆叠的半导体层的侧壁接触。第一栅极结构环绕第一半导体堆叠的各半导体层，以及第二栅极结构环绕第二半导体堆叠的各半导体层，其中第一栅极结构的顶部由第一虚设间隔物分开，且第二栅极结构的顶部在第二虚设间隔物的顶面上连续地延伸。

一种半导体装置的制造方法包含：在基板上形成第一半导体堆叠以及第二半导体堆叠，其中各第一半导体堆叠与该第二半导体堆叠包含多个第一半导体层与多个第二半导体层，第一半导体层与第二半导体层包含不同材料且为交叉堆叠。在第一半导体堆叠以及第二半导体堆叠之间形成虚设间隔物，其中虚设间隔物与第一半导体堆叠的第一半导体层与第二半导体层的第一侧壁接触，且虚设间隔物与第二半导体堆叠的第一半导体层与第二半导体层的第一侧壁接触。选择性地移除第一半导体堆叠与第二半导体堆叠的第二半导体层。形成金属栅极结构，金属栅极结构环绕第一半导体堆叠与第二半导体堆叠的第一半导体层的第二侧壁、顶面、以及底面。

附图说明

本公开的各项层面在以下的实施方式搭配附带的图示一同阅读会有最好的理解。需要强调的是，按照行业标准惯例，诸多特征并没有按比例绘制。事实上，诸多特征的尺寸可能为任意地增大或缩小以便做描述。