[发明专利]一种半导体器件及其制造方法

说明书

本申请提供了一种半导体器件及其制造方法，在衬底上形成位于第一层间介质层中的第一器件，在第一层间介质层上形成第二器件，第二器件包括源极、漏极、源极和漏极之间的沟道和与沟道连接的栅极，其中第二器件的源漏为金属锗硅化物，沟道为锗硅合金，第一器件和第二器件中至少包括一个存储器件和一个逻辑器件，形成覆盖第二器件的第二层间介质层，源漏为金属锗硅化物提高了源端载流子的发射效率，结合高迁移率锗硅沟道实现半导体器件高性能，且金属锗硅化物可在低温工艺下形成，避免了高温工艺影响器件的性能，由于在形成第二器件后才覆盖第二层间介质层，可知该器件通过单芯片三维集成技术形成，降低了器件的尺度，提升了数据访存带宽和计算能效。

技术领域

本申请涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技被探索出来，去除芯片二维的限制、将芯片结构往三维发展就是其中之一。

基于互补金属氧化物半导体集成电路的微系统集成也从三维封装、系统级封装、多芯片三维系统集成向单芯片三维集成方向发展，以持续减少微系统体积、减少电路延迟和功耗，大幅提升系统性能。

另一方面，信息系统走向高度信息化和智能化，越来越需要更大数据量、更高读取处理速度和更低功耗。传统信息计算处理系统长期基于传统民用的冯诺依曼结构，即运算芯片与存储芯片分离，通过较长的外部连线进行数据交换，在数据访存带宽、计算能效、系统复杂度上面临极大挑战。

需要从系统结构上扩大计算芯片与存储芯片之间的访问带宽、速度，并降低传输损耗。常规改进方法有：1)将计算和存储芯片通过系统级封装或者多芯片三维系统集成紧密的结合在一起；2)从电路架构上实现存算一体，在同一器件工艺中将存储单元和计算单元集中在同一单元。但上述方法传输距离都在微米级，无法进一步提升带宽和能效。

传统的三维半导体器件需在高温下激活源漏杂质，实现源漏载流子发射效率较高，实现器件的高性能，而上层器件的散热性较差，若在高温下形成会影响器件的性能，导致器件性能较低，因此传统三维半导体器件的上层需在低温下形成，而在低温下形成导致源漏不能提供足够多的载流子，导致器件的性能也较低。

因此，如何提高三维半导体器件的性能，是本领域亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，能够提高半导体器件的性能，提高了源端载流子的发射效率。

为实现上述目的，本申请有如下技术方案：

第一方面，本申请实施例提供了一种半导体器件的制造方法，包括：

提供衬底；所述衬底上形成有位于第一层间介质层中的第一器件；

在所述第一层间介质层上形成第二器件；

所述第二器件包括源极、漏极、所述第二器件的源极和漏极之间的沟道和与所述沟道连接的栅极；

所述第二器件的源极和漏极的材料为金属锗硅化物，所述沟道的材料为锗硅合金；

所述第一器件和所述第二器件中至少包括一个存储器件和一个逻辑器件；

形成覆盖所述第二器件的第二层间介质层。

可选的，所述第二器件中的源极、漏极和沟道通过以下步骤形成：

在所述第一层间介质层上的有源区形成半导体层；所述半导体层的材料为锗硅合金；所述有源区包括所述沟道区和所述沟道区两侧的源漏区，所述沟道区的半导体层作为所述第二器件的沟道；

在所述源漏区的半导体层上形成金属层，退火以使所述源漏区的半导体层和所述金属层反应形成金属锗硅化物；