[发明专利]一种时钟控制电路

权利要求书

1.一种时钟控制电路，其特征在于，所述时钟控制电路包括：

第一锁相环，其中所述第一锁相环的输入端连接第一多路复用器；

第二锁相环，所述第一锁相环的一端连接所述第二锁相环的输出端，所述第一锁相环的输出信号作为所述第二锁相环的参考信号；

所述第二锁相环的输出端连接移相器和时钟分频器，用于将时钟分频后控制相位输出。

2.根据权利要求1所述的一种时钟控制电路，其特征在于，所述第一多路复用器的输入端分别连接第一分频计数器和第二分频计数器，两个分频计数器的输入端分别连接第一驱动器和第二驱动器。

3.根据权利要求2所述的一种时钟控制电路，其特征在于，所述第二反相器的输出端连接第二多路复用器，所述第二多路复用器的输出端连接第三分频计数器，所述第三分频计数器的输出端连接。

4.根据权利要求3所述的一种时钟控制电路，其特征在于，所述第三分频计数器输出端连接第一鉴相器，所述第一多路复用器的输出端连接所述第一鉴相器。

5.根据权利要求4所述的一种时钟控制电路，其特征在于，所述第一鉴相器的输出端连接一环路滤波器，所述环路滤波器的输出端连接VCXO或调谐晶体振荡器，所述VCXO或调谐晶体振荡器的输出端连接第三驱动器，所述第三驱动器的输出端连接第二多路复用器的一个输入端，用于形成第一锁相环电路。

6.根据权利要求5所述的一种时钟控制电路，其特征在于，所述VCXO或调谐晶体振荡器还连接第三多路复用器的一个输入端，所述第三多路复用器的另一个输入端连接二倍频器。

7.根据权利要求6所述的一种时钟控制电路，其特征在于，所述第三多路复用器的输出端连接第二鉴相器，所述第二鉴相器输出端连接一个数字环路滤波器，所述数字环路滤波器连接一数字控制振荡器，用于生成抖动时钟，所述数字控制振荡器输出端连接所述第二鉴相器的输入端，用于形成第二锁相环回路。

8.根据权利要求7所述的一种时钟控制电路，其特征在于，所述压控振荡器的输出端连接包括分频器、数字移相器和模拟移相器，用于控制输出模拟时钟信号和数字时钟信号。

9.根据权利要求6所述的一种时钟控制电路，其特征在于，所述第二多路复用器的输入端连第四多路复用器，所述第四多路复用器选择分频后的偶数时钟信号输入所述第三多路复用器。

10.根据权利要求6所述的一种时钟控制电路，其特征在于，所述VCXO或调谐晶体振荡器输出端连接的第三驱动器的输出端还连接2-8个有源晶体振荡器，该有源晶体振荡器的最终输出端连接两个多路复用器，该两个多路复用器输出端分别连接反相器，反相器输出的时钟信号。