[发明专利]一种碳化硅闸沟槽式功率半导体器件及其制作方法

说明书

本发明涉及半导体技术领域，具体公开了一种碳化硅闸沟槽式功率半导体器件，其中，包括：基底和外延层；形成在外延层上表面的介电质层和铝金属层；形成在外延层本体外侧的闸极氧化层和闸极多晶硅层；依次形成在外延层本体内的P‑掺杂区、N+掺杂区和P+掺杂区，P+掺杂区和N+掺杂区均位于P‑掺杂区内，N+掺杂区的横截面形成朝向外延层的上表面的折弯状，P+掺杂区包覆N+掺杂区平行于外延层上表面的部分区域；P+掺杂区铝金属层接触，N+掺杂区分别与闸极氧化层、铝金属层以及介电质层接触，P‑掺杂区与闸极氧化层接触。本发明还公开了一种碳化硅闸沟槽式功率半导体器件的制作方法。本发明提供的碳化硅闸沟槽式功率半导体器件能够增强器件的雪崩崩溃能力。

技术领域

本发明涉及半导体技术领域，尤其涉及一种碳化硅闸沟槽式功率半导体器件及一种碳化硅闸沟槽式功率半导体器件的制作方法。

背景技术

对功率金属氧化物半导体（MOSFET）器件而言，如何在应用时降低器件的导通损失（Conductive Loss）及切换损失（Switching Loss）一直是追求的重点，近年来为了解决这个问题，第三代半导体碳化硅（SiC）及氮化镓（GaN）陆续被开发出来，以应付目前产品耐高压、高电流及高速应用的需求。对于半导体产品其耐高压、高电流等特性具体体现在器件的雪崩崩溃能力上。

因此，对于半导体器件，如何能够提升其雪崩崩溃能力成为本领域技术人员亟待解决的技术问题。

发明内容

本发明提供了一种碳化硅闸沟槽式功率半导体器件及一种碳化硅闸沟槽式功率半导体器件的制作方法，解决相关技术中存在的器件雪崩崩溃能力差的问题。

作为本发明的第一个方面，提供一种碳化硅闸沟槽式功率半导体器件，其中，包括：

基底和外延层；

形成在所述外延层上表面的介电质层和铝金属层，所述介电质层环绕所述铝金属层设置，且所述铝金属层分别包覆所述介电质层的上表面和内侧面；

形成在所述外延层本体外侧的闸极氧化层和闸极多晶硅层，所述闸极氧化层位于所述闸极多晶硅层和所述外延层之间，所述闸极氧化层和所述闸极多晶硅层环绕所述外延层的侧面设置；

依次形成在所述外延层本体内的P-掺杂区、N+掺杂区和P+掺杂区，所述P+掺杂区和N+掺杂区均位于所述P-掺杂区内，所述N+掺杂区的横截面形成朝向所述外延层的上表面的折弯状，所述P+掺杂区包覆所述N+掺杂区平行于所述外延层上表面的部分区域；

所述P+掺杂区与所述外延层上表面上的所述铝金属层接触，所述N+掺杂区分别与所述闸极氧化层、部分所述铝金属层以及部分所述介电质层接触，所述P-掺杂区与所述闸极氧化层接触。

进一步地，所述N+掺杂区包括与所述外延层上表面平行的第一N+区和与所述外延层上表面垂直的第二N+区，所述P+掺杂区包覆所述第一N+区的部分区域。

进一步地，所述P+掺杂区的横截面宽度不小于与所述外延层上表面接触的铝金属层的宽度，且不大于横截面上两个第二N+区之间的距离。

进一步地，所述P+掺杂区的深度不大于所述第二N+区的深度。

进一步地，所述外延层的制作材料包括碳化硅，且所述碳化硅的浓度在2.5*10¹⁵cm^-3~8.0*10¹⁵cm^-3之间。