[发明专利]集成电路装置

说明书

提供了一种集成电路装置。所述集成电路装置包括：鳍型有源区，在基底上沿着第一水平方向；器件隔离层，位于鳍型有源区的相对的侧壁上；栅极结构，沿着与第一水平方向交叉的第二水平方向，栅极结构位于鳍型有源区上并位于器件隔离层上；以及源极/漏极区，位于鳍型有源区上，源极/漏极区与栅极结构相邻并包括顺序地堆叠在鳍型有源区上的外阻挡层、内阻挡层和主体层，并且外阻挡层和主体层中的每个包括Si_1‑xGe_x层，其中，x≠0，并且内阻挡层包括Si层。

于2020年8月12日在韩国知识产权局提交且名称为“集成电路装置”的第10-2020-0101392号韩国专利申请通过引用全部包含于此。

技术领域

实施例涉及一种集成电路装置，更具体地，涉及包括场效应晶体管的集成电路装置。

背景技术

随着集成电路装置的尺寸减小，必须增大基底上的场效应晶体管的集成度。因此，已经开发了包括堆叠在同一布局区域上的多个水平纳米片的水平纳米片场效应晶体管(hNSFET)。

发明内容

根据实施例的一方面，提供了一种集成电路装置，所述集成电路装置包括：鳍型有源区，在基底上沿着第一水平方向；器件隔离层，在基底上覆盖鳍型有源区的相对的侧壁上；栅极结构，在鳍型有源区和器件隔离层上沿着与第一水平方向交叉的第二水平方向；以及源极/漏极区，在与栅极结构相邻的位置处布置在鳍型有源区上，其中，源极/漏极区包括沿远离鳍型有源区的方向顺序地堆叠的外阻挡层、内阻挡层和主体层，其中，外阻挡层和主体层中的每个包括Si_1-xGe_x层(其中，x≠0)，并且内阻挡层包括Si层。

根据实施例的另一方面，提供了一种集成电路装置，所述集成电路装置包括：鳍型有源区，在基底上沿着第一水平方向；纳米片堆叠件，包括多个纳米片，所述多个纳米片在与鳍型有源区的鳍顶部隔开的位置处面对鳍型有源区的鳍顶部并具有距鳍顶部不同的竖直距离；以及源极/漏极区，沿第一水平方向面对所述多个纳米片，其中，源极/漏极区包括沿第一水平方向远离纳米片堆叠件顺序地堆叠的外阻挡层、内阻挡层和主体层，其中，外阻挡层和主体层中的每个包括Si_1-xGe_x层(其中，x≠0)，并且内阻挡层包括Si层。

根据实施例的另一方面，提供了一种集成电路装置，所述集成电路装置包括：第一鳍型有源区，在基底的第一区域上沿着第一水平方向；一对第一纳米片堆叠件，布置在第一鳍型有源区上；以及第一源极/漏极区，在第一鳍型有源区上填充所述一对第一纳米片堆叠件之间的第一凹部，其中，第一源极/漏极区包括：第一外阻挡层，包括与第一鳍型有源区和第一纳米片堆叠件接触并掺杂有第一掺杂剂的第一Si_1-xGe_x层(其中，0x0.15)；第一内阻挡层，在第一凹部中布置在第一外阻挡层上，在所述一对第一纳米片堆叠件中的每个的侧壁的至少一部分上第一内阻挡层具有比第一外阻挡层的宽度大的宽度的部分，并且第一内阻挡层包括Si层；以及第一主体层，包括第二Si_1-xGe_x层(其中，0.15≤x0.7)，第二Si_1-xGe_x层在第一内阻挡层上填充第一凹部并掺杂有第一掺杂剂。

附图说明

通过参照附图详细地描述示例性实施例，特征对本领域技术人员而言将变得清楚，在附图中：

图1是根据实施例的集成电路装置的平面布局；

图2A是沿着图1的线X-X'的剖视图；

图2B是图2A中的区域“EX1”的放大剖视图；

图2C是沿着图2A中的第一水平LV1-LV1的放大平面图；

图2D是图2A中的第二水平LV2-LV2的放大平面图；