[发明专利]半导体装置的形成方法

说明书

本公开提供了一种半导体装置的形成方法，包括：形成在基板的第一区域上方突出的第一半导体条(strip)以及在基板的第二区域上方突出的第二半导体条；形成隔离区于第一半导体条与第二半导体条之间；在第一半导体条及第二半导体条的多个侧壁上并沿着侧壁形成栅极堆叠；蚀刻沟槽，沟槽延伸至栅极堆叠及隔离区中，且沟槽露出基板的第一区域以及基板的第二区域；形成介电层于沟槽的侧壁及底面上；以及在介电层上及沟槽中填充导电材料以形成接触件，其中接触件在隔离区的最底表面下方延伸。

技术领域

本公开是关于半导体装置，特别是关于一种包含隔离区的半导体装置。

背景技术

半导体装置是用于各种电子应用，例如，举例而言，个人电脑、手机、数码相机、及其他电子设备。半导体装置的制造通常是通过：依序沉积绝缘或介电层、导电层、及半导体层的材料于半导体基板上；以及在其上方利用微影图案化各种材料层以形成电路组件及元件。

半导体产业持续通过不断的缩小最小部件尺寸以改良各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，允许更多组件集成至给定的区域。然而，随着最小部件尺寸缩小，产生了额外的需要解决的问题。

发明内容

一种半导体装置的形成方法，包括：形成在基板的第一区域上方突出的第一半导体条(strip)以及在基板的第二区域上方突出的第二半导体条；形成隔离区于第一半导体条与第二半导体条之间；在第一半导体条及第二半导体条的多个侧壁上并沿着侧壁形成栅极堆叠；蚀刻沟槽，沟槽延伸至栅极堆叠及隔离区中，且沟槽露出基板的第一区域以及基板的第二区域；形成介电层于沟槽的侧壁及底面上；以及在介电层上及沟槽中填充导电材料以形成接触件，其中接触件在隔离区的最底表面下方延伸。

一种半导体结构，包括：第一鳍片，从半导体基板的第一区域突出；第二鳍片，从半导体基板的第二区域突出，且半导体基板的第一区域邻近半导体基板的第二区域；隔离区，介于第一鳍片与第二鳍片之间；以及接触件，延伸至隔离区中，接触件与半导体基板的第一区域以及半导体基板的第二区域重叠，接触件包括导电材料。

一种半导体结构，包括：基板，具有第一区域及第二区域，其中基板的第一区域是邻近基板的第二区域；第一鳍片，延伸自基板的第一区域；第二鳍片，延伸自基板的第二区域；绝缘层，介于第一鳍片与第二鳍片之间，其中绝缘层的顶表面低于第一鳍片与第二鳍片的顶表面；栅极堆叠，位于第一鳍片及第二鳍片的多个侧壁上且沿着第一鳍片及第二鳍片的侧壁；以及导电接触件，延伸穿过栅极堆叠且延伸至绝缘层中，且环绕导电接触件的介电衬层将导电接触件与栅极堆叠电性上隔离。

附图说明

以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1～图4、图5A、图5B、图5C、图6A、图6B、图7A、图7B、图8A、图8B、图9、图10A、图10B、图10C、图11A、图11B、图11C、图12A、图12B、图13A、图13B、图14、图15A、图15B、图16、图19A、图19B及图19C是根据一些实施例，绘示出在鳍式场效晶体管(Fin Field-EffectTransistors，FinFETs)的形成及切割金属栅极(cut-metal-gate)制程中的中间阶段的透视图、俯视图、侧视图、及剖面图。

图17及图18根据是本公开的实施例，绘示出顶视图。

图20显示出在两个电路之间没有接触件的FinFETs的制造中的中间阶段的剖面图。

图21及图22绘示出图19C中参考的FinFETs，其中外延区被施加VDD的偏压。

图23、图24A、图24B及图25绘示出本公开的替代实施例，其中外延区被施加VDD的偏压。

图26显示了图23中参考的FinFETs的漏电流对栅极偏压的曲线。