[发明专利]用于测试集成电路的方法及系统

权利要求书

1.一种用于测试集成电路的系统，该集成电路包括逻辑门、逻辑触发器及可重写存储器，该集成电路包括内部频率，该内部频率由该逻辑门使用且用于对所有该逻辑门及该可重写存储器的运作进行定时，该集成电路可配置成处于称为扫描链模式的操作模式中，其中该触发器的所有部件一个接一个地连成一串，以便测试该逻辑门及该触发器的操作，其特征在于该系统包括：

用于将该集成电路置于该扫描链模式中的机构(300)；

用于使该可重写存储器与该逻辑门及该逻辑触发器隔离的机构(310)；

用于借由测试器的外部频率对用于使该可重写存储器与该逻辑门及该逻辑触发器隔离的机构进行定时的机构(Clk)；

用于改变该外部频率的周期性的机构；

用于读取该可重写存储器的内容并用于将该数值与预定数值进行比较的机构(300)；

用于依据该比较的结果来判定该可重写存储器的访问时间的机构(300)。

2.根据权利要求1所述的系统，其中，该隔离装置是由多任务器组成，该多任务器设置在控制该可重写存储器的寻址的至少一个缓存器及控制该可重写存储器的读取的缓存器的输入及输出处。

3.根据权利要求2所述的系统，其中，控制该可重写存储器的寻址的该缓存器的输出连接至设置在该可重写存储器的输入处的该多任务器的输入。

4.根据权利要求2所述的系统，其中，控制该可重写存储器的寻址的该缓存器的输出连接至逆变器，该逆变器的输出连接至设置在该控制缓存器的输入处的该多任务器的输入。

5.所述的权利要求1至4中任一项所述的系统，其中，设置在该控制缓存器的输入处的该多任务器由第一逻辑信号控制，而设置在该控制缓存器的输出处的该多任务器由与该第一逻辑信号不同的第二逻辑信号控制。

6.根据权利要求1至5中任一项所述的系统，其中，该可重写存储器的输出连接至多任务器，而该另一个多任务器连接至输出缓存器。

7.一种用于测试集成电路的方法，该集成电路包括逻辑门、逻辑触发器及可重写存储器，该集成电路包括内部频率，该内部频率由该逻辑门使用且用于对所有该逻辑触发器及该可重写存储器的操作进行定时，该集成电路可配置成处于称为扫描链模式的操作模式中，其中该触发器的所有部件一个接一个地连成一串，以便测试该逻辑门及该触发器的操作，其特征在于该方法包括下列步骤：

将该集成电路置于该扫描链模式中；

使该可重写存储器与该逻辑门及该逻辑触发器隔离；

借由外部频率对用于使该可重写存储器与该逻辑门及该逻辑触发器隔离的机构进行定时；

改变该测试器的外部频率的周期性；

读取该可重写存储器的内容并将该数值与预定数值进行比较；

依据该比较的结果来判定该可重写存储器的访问时间。