[发明专利]半导体装置及其形成方法

说明书

本申请涉及一种半导体装置及其形成方法。一种半导体装置包括半导体衬底；以及所述半导体衬底上的多层布线结构，所述多层布线结构包括第一绝缘层、所述第一绝缘层上的第一导电层、所述第一绝缘层上的第二导电层、所述第一和第二导电层上的第三导电层、所述第三导电层上的第四导电层和所述第四导电层上的第二绝缘层。所述多层布线结构包括：第一栅电极，其包含分别在所述第一和第二绝缘层中的第一和第二绝缘膜，以及分别在所述第一、第三和第四导电层中的第一、第三和第四导电膜；以及第二栅电极，其包含分别在所述第一和第二绝缘层中的第一和第二绝缘膜，以及分别在所述第二、第三和第四导电层中的第二、第三和第四导电膜。

技术领域

本申请涉及半导体装置。

背景技术

半导体装置，例如动态随机存取存储器(以下称为“DRAM”)的工艺尺寸和芯片尺寸不断减小，以增加存储容量并降低装置成本。互补金属氧化物半导体(下文称为“CMOS”)电路通常用于半导体装置中。CMOS电路包括P沟道金属氧化物半导体场效应晶体管(MOSFET)和N沟道MOSFET。P沟道MOSFET设置在N阱上，而N沟道MOSFET设置在P阱上。为了减小半导体装置的芯片尺寸，需要减小P阱和N阱之间的间距，即PN隔离宽度。

通常，P沟道MOSFET的栅电极和N沟道MOSFET的栅电极在不同的工艺步骤中形成以提高MOSFET的性能。栅电极包含层压膜，所述层压膜包括多个导电膜和多个绝缘膜，所述层压膜的厚度相对于栅电极的宽度是厚的。因此，在形成某些MOSFET的栅电极时，当形成栅电极的多个导电膜和多个绝缘膜时，这些膜不可避免地沉积在先前形成的其它MOSFET的栅电极的侧面上。因此，随后形成的栅电极不能设置在距离先前形成的栅电极小于导电膜和绝缘膜的总厚度的距离内。因此，难以再减小P阱与N阱之间的距离。

发明内容

本申请的方面涉及一种半导体装置，包含：半导体衬底；以及所述半导体衬底上的多层布线结构，所述多层布线结构包括第一绝缘层、所述第一绝缘层上的第一导电层、所述第一绝缘层上的第二导电层、所述第一和第二导电层上的第三导电层、所述第三导电层上的第四导电层和所述第四导电层上的第二绝缘层，其中所述多层布线结构包括：第一栅电极，其包含分别在所述第一和第二绝缘层中的第一和第二绝缘膜，以及分别在所述第一、第三和第四导电层中的第一、第三和第四导电膜；以及第二栅电极，其包含分别在所述第一和第二绝缘层中的第一和第二绝缘膜，以及分别在所述第二、第三和第四导电层中的第二、第三和第四导电膜。

本申请的另一方面涉及一种制造半导体装置的方法，包含：形成其间具有距离的第一导电类型的第一阱和第二导电类型的第二阱；依次形成第一绝缘膜、第一导电膜和第一覆盖绝缘膜，以覆盖所述第一和第二阱中的每一个；蚀刻所述第一覆盖绝缘膜和所述第一导电膜以在所述第一阱上留下所述第一覆盖绝缘膜和所述第一导电膜的第一部分并在所述第二阱上暴露所述第一绝缘膜；依次形成第二导电膜和第二覆盖绝缘膜，以覆盖所述第二阱上的所述第一绝缘膜和所述第一阱上的所述第一部分；以及蚀刻所述第二导电膜和所述第二覆盖绝缘膜，以在所述第二阱上留下所述第二导电膜和所述第二覆盖绝缘膜的第二部分，并在所述第一阱上暴露所述第一部分。

本申请的又一方面涉及一种制造半导体装置的方法，所述半导体装置包括其间具有距离的第一导电类型的第一阱和第二导电类型的第二阱，所述方法包含：在所述第一阱上形成包括第一绝缘膜、第一导电膜、第三导电膜和第四导电膜的第一栅电极；以及在所述第二阱上形成包括第一绝缘膜、第二导电膜、第三导电膜和第四导电膜的第二栅电极，其中包括在所述第一栅电极中的所述第一导电膜和包括在所述第二栅电极中的所述第二导电膜在不同的工艺步骤中形成，以及其中包括在所述第一栅电极中的所述第三导电膜和包括在所述第二栅电极中的所述第三导电膜在相同工艺步骤中形成。

附图说明

图1是示出根据本公开的实施例的半导体装置的布局的示意性结构的实例的平面图；