[发明专利]具有电容在晶体管上方的存储单元结构

说明书

本发明公开了一种存储单元结构。所述存储单元结构包含一硅基板，一晶体管，一位线，和一电容。所述硅基板具有一硅表面。所述晶体管耦接所述硅表面，其中所述晶体管包含一栅极结构、一第一导通区以及一第二导通区。所述位线电耦接所述晶体管的第一导通区以及位在所述硅表面下方。所述电容位在所述晶体管上方以及电耦接所述晶体管的第二导通区。因此，相较于现有技术所述存储单元结构具有更致密的结构，较小的面积，较低的漏电流，较高的电容值等优点。

技术领域

本发明涉及一种具有电容在晶体管上方的存储单元结构，尤其涉及一种具有更致密的结构，较小的面积，较低的漏电流，较高的电容值等优点的存储单元结构。

背景技术

在现有技术中，最重要的易失性存储器(volatile-memory)集成电路之一是使用1T1C存储单元的动态随机存取存储器(Dynamic Random Access Memory,DRAM)。所述动态随机存取存储器不仅提供了最佳的性价比功能并作为计算和通信应用程序的主存储器和/或缓冲存储器，也可作为用以从硅片上的最小特征尺寸(从几微米到二十纳米(nm)左右)微缩制造工艺技术以维持摩尔定律的最佳驱动力。近来持续使用嵌入式静态随机存取存储器(Static Random Access Memory,SRAM)作为其微缩制造工艺驱动力的逻辑技术声称获得接近5纳米的制造工艺的最先进的技术节点。相较之下，所述动态随机存取存储器所声称的最佳技术节点仍在10至12纳米以上，其主要问题在于即使通过非常激进的设计规则也很难进一步微缩所述1T1C存储单元的结构，其中所述非常激进的设计规则是用于微缩所述1T1C存储单元内的存取晶体管(也就是1T)和立体(three-dimensional,3D)存储电容(也就是1C)，且所述立体存储电容例如为在所述存取晶体管的一部分的上方和隔离区上方的堆叠电容，或为可能位于所述存取晶体管下方非常深的沟槽电容。

在此详细阐述尽管在技术、设计和设备上投入巨额的资金和研发的情况下微缩所述1T1C存储器单元所面临的众所周知的困难。以下列举一些众所周知困难的例子：(1)所述存取晶体管的结构遭受不可避免且更严重的的漏电流问题，从而降低了所述1T1C存储单元的存储功能(例如减少所述动态随机存取存储器刷新时间)；(2)布局字线，位线和存储电容的几何和表面形貌的复杂性以及所述字线、所述位线、所述存储电容和所述存取晶体管的栅极，源极和漏极之间的连接在微缩所述动态随机存取存储器时变得越来越糟；(3)所述沟槽电容遭受所述沟槽电容的深度与开口尺寸的长宽比过大的问题，且所述沟槽电容的制造工艺几乎停止在14纳米节点工艺；(4)所述堆叠电容遭受更糟的表面形貌，并且在所述存取晶体管的主动区域从20度扭转到50度以上后，几乎没有空间可作为所述存储电容的存储电极与所述存取晶体管的源极之间的接触空间。另外，用于所述位线与所述存取晶体管的漏极的接触的可允许空间越来越小，但却又必须艰难地维持自对准特征；(5)除非能够发现用于获得较高存储电容的电容值的高介电常数(high-k)绝缘体材料，否则所述存取晶体管恶化的漏电流问题将要求增加所述堆叠电容器的电容值并保持持续增加堆叠电容器的高度以得到更大的电容面积；(6)因为在日益要求更高的密度/容量和性能的情况下，对所述动态随机存取存储器芯片更好的可靠性，质量和弹性的所有日益增长的要求都变得越来越难以满足等等。

然而现有技术并没有任何技术突破以解决上述问题，所以如何设计所述1T1C存储单元的新结构去解决上述问题已成为所述1T1C存储单元的设计者的一项重要课题。

发明内容