[发明专利]一种电力电子用半导体器件及其制作方法

说明书

本发明涉及一种电力电子用半导体器件及其制作方法。该半导体器件包含第一半导体层；在所述第一半导体层上表面设有沟槽区域；包含若干沟槽；所述若干沟槽内均填充第一绝缘介质材料；排列方式为，沿远离器件有源区方向，沟槽的宽度递减，沟槽的间距递增，沟槽的深度逐渐变浅；所述沟槽区域下方设有终端扩展区；在远离器件有源区的边缘端设有截止环区域；所述第二介质层位于所述沟槽区域上侧；所述第一导电层位于所述第二介质层边缘上侧；所述第一导电层和所述截止环区域以及所述终端扩展区连接；所述阻挡层位于所述第二介质层上侧；所述钝化层位于所述阻挡层上侧并能够覆盖装置上表面。终端表面电场分布更加均匀，提高了装置的可靠性。

技术领域

本发明涉及一种电力电子用半导体器件及其制作方法。

背景技术

在电力用半导体功率器件的设计制造中，器件的耐压与可靠性主要是由器件边缘的结终端装置来实现。人们普遍希望结终端装置在满足设计要求耐压时，面积占比小，可靠性高。

为了满足这一要求，目前常用的终端技术主要有场板(Field Plate，FP)、场限环(Field limiting Ring，FLR)、结终端扩展(Junction Termination Extension，JTE)、以及横向变掺杂(Variation ofLateral Doping，VLD)等。其中，JTE和VLD终端作为面积占比较小的结构，可以获得接近理想平面结的耐压。

具体的例如中国专利文献2017105217390，公开了一种半导体横向变掺杂终端结构，其通过在终端结构表面引入场板的方式来屏蔽外界电荷的污染，提高终端装置的可靠性。进一步的，优化半导体装置的内部电场分布，将电场峰值由装置边缘或中间移向主结处可以降低装置对外界电荷的敏感性。

上述方式是通过P型区域来耗尽电场，而P型区极易受到外界电荷的影响，降低了终端装置的可靠性。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应该当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于：针对现有技术存在的现有的VLD终端中，P型区极易受到外界电荷的影响，降低了终端装置的可靠性的问题，提供一种电力电子用半导体器件。该电力电子用半导体器件，通过在在所述第一半导体层上表面设有若干沟槽；所述若干沟槽周期排列方式为沟槽的宽度递增，沟槽的间距递减，沟槽的深度逐渐变浅；终端表面电场分布更加均匀，提高了装置的可靠性。

为了实现上述目的，本发明采用的技术方案为：

一种电力电子用半导体器件，包含第一半导体层、绝缘的第二介质层、第一导电层、第一电极、阻挡层和钝化层；

所述第一半导体层具有第一导电类型；在所述第一半导体层上表面设有沟槽区域；所述沟槽区域包含若干沟槽；所述若干沟槽内均填充第一绝缘介质材料；所述若干沟槽排列方式为，沿远离器件有源区方向，沟槽的宽度递减，沟槽的间距递增，沟槽的深度逐渐变浅；所述沟槽区域下方设有终端扩展区；所述终端扩展区具有第二导电类型；所述终端扩展区包围所述沟槽区域；远离器件有源区的边缘端设有截止环区域；

所述第二介质层位于所述沟槽区域上侧；所述第一导电层位于所述第二介质层边缘上侧；所述第一导电层和所述截止环区域连接；

所述第一电极与所述终端扩展区连接；所述阻挡层位于所述第二介质层上侧；

所述钝化层位于所述阻挡层上侧并能够覆盖装置上表面。

进一步的，所述沟槽区域内沟槽的数量为N+1，1≤N≤20，N为非0的自然数，按照顺序编号为0，1，2，3，……N+1；

沟槽的宽度分别为x0，x1，x2，x3，……xN；

对应沟槽的间隔分别为y0，y1，y2，……y(N-1)；