[发明专利]一种电力电子用半导体器件及其制作方法

权利要求书

1.一种电力电子用半导体器件，其特征在于，包含第一半导体层(11)、绝缘的第二介质层(41)、第一导电层(51)、第一电极(61)、阻挡层(71)和钝化层(91)；

所述第一半导体层(11)具有第一导电类型；在所述第一半导体层(11)上表面设有沟槽区域；所述沟槽区域包含若干沟槽；所述若干沟槽内均填充第一绝缘介质材料；

所述若干沟槽排列方式为，沿远离器件有源区方向，沟槽的宽度递减，沟槽的间距递增，沟槽的深度逐渐变浅；

所述沟槽区域下方设有终端扩展区(31)；所述终端扩展区(31)具有第二导电类型；所述终端扩展区(31)包围所述沟槽区域；远离器件有源区的边缘端设有截止环区域(81)；

所述第二介质层(41)位于所述沟槽区域上侧；

所述第一导电层(51)位于所述第二介质层(41)边缘上侧；所述第一导电层(51)和所述截止环区域(81)连接；

所述第一电极(61)与所述终端扩展区(31)连接；

所述阻挡层(71)位于所述第二介质层(41)上侧；

所述钝化层(91)位于所述阻挡层(71)上侧并能够覆盖装置上表面；

所述第一半导体层(11)为N-漂移区衬底；所述终端扩展区(31)为轻掺杂的P-结终端扩展区；所述第二介质层(41)为场氧化层；所述第一导电层(51)为多晶截止场板。

2.根据权利要求1所述的电力电子用半导体器件，其特征在于，所述沟槽区域内沟槽的数量为N+1，1≤N≤20，N为非0的自然数，按照顺序编号为0，1，2，3，……N；

沟槽的宽度分别为x0，x1，x2，x3，……xN；对应沟槽的间隔分别为y0，y1，y2，……y(N-1)；其中，y0为0号沟槽和1号沟槽之间的间隔，y1为1号沟槽和2号沟槽之间的间隔，y2为2号沟槽和3号沟槽之间的间隔，……y(N-1)为N-1号沟槽和N号沟槽之间的间隔；沟槽的宽度存在x0＞x1＞x2＞x3＞……＞xN；沟槽的间距存在y0＜y1＜y2＜……＜y(N-1)。

3.根据权利要求2所述的电力电子用半导体器件，其特征在于，

D0＝(x0+y0)；D1＝(x1+y1)；D2＝(x2+y2)……D(N-1)＝(x(N-1)+y(N-1))；其中D0、D1、D2……D(N-1)的取值范围均为5μm～25μm。

4.根据权利要求3所述的电力电子用半导体器件，其特征在于，

D0＝D1＝D2＝D3＝……＝D(N-1)。

5.根据权利要求1所述的电力电子用半导体器件，其特征在于，所述第二介质层(41)的厚度为1μm～5μm；所述第二介质层的材料为硅的氧化物或硅的氮化物。

6.根据权利要求1所述的电力电子用半导体器件，其特征在于，所述沟槽内填充与所述第二介质层(41)一致的绝缘材料。

7.根据权利要求1所述的电力电子用半导体器件，其特征在于，所述第一半导体层(11)的晶向为110或100，电阻率范围为10Ω·cm～150Ω·cm。

8.根据权利要求1所述的电力电子用半导体器件，其特征在于，形成所述终端扩展区(31)的杂质通过所述沟槽区域注入至所述第一半导体层(11)内部；

所述杂质的剂量范围为3e12cm^-3～5e13cm^-3。

9.根据权利要求1-7任一所述的电力电子用半导体器件，其特征在于，还包括第二电极(62)，所述第二电极(62)位于所述第一导电层(51)远离所述第一电极(61)的一侧；所述第二电极(62)连接所述第一导电层(51)和所述截止环区域(81)。

10.一种如权利要求1-9任一所述的电力电子用半导体器件的制作方法，其特征在于，包括如下步骤，

A，在第一半导体层(11)的表面，用热氧化、LPCVD或PECVD的方法生长硬掩膜层(100)；

B，通过光刻，干法刻蚀对硬掩膜层(100)进行刻蚀，形成沟槽刻蚀窗口区；

C，对硅进行刻蚀，形成沟槽；

D，向沟槽区域内注入低剂量的第二导电类型杂质，进行退火，推阱处理，形成终端扩展区(31)；

E，通过热氧化、LPCVD或PECVD的方法填充沟槽，并生长第二介质层(41)；

F，通过光刻，干法刻蚀或湿法刻蚀，形成截止环区域的窗口区；

G，注入第一导电类型杂质，进行退火，推阱处理，形成截止环区域(81)；

H，在装置表面通过LPCVD或PECVD的方法，淀积多晶，再通过干法刻蚀形成第一导电层(51)；

I，在装置表面通过LPCVD或PECVD的方法，淀积阻挡层(71)，再通过干法刻蚀或湿法刻蚀形成窗口区；

J，在装置表面通过蒸发或者溅射的方法制作金属层，并通过光刻，湿法或干法刻蚀留下第一电极(61)和第二电极(62)，第二电极(62)用于连接截止环区域(81)与第一导电层(51)；

第一电极(61)用于引出电极；

K，在装置表面通过LPCVD或PECVD的方案，淀积钝化层(91)。