[发明专利]掩模板、半导体装置及半导体装置的制作方法

权利要求书

1.一种掩模板，用于通过曝光在一晶圆上形成图案，其特征在于，所述掩模板包括：

用于在所述晶圆的切割区域形成切割道的切割道图案，所述切割道图案包括相反设置的第一端和第二端；

第一图案，位于所述第一端，用于在所述切割道内形成第一测试元件组图案；以及

第二图案，位于所述第二端，且与所述第一图案间隔设置，用于在所述切割道内形成第二测试元件组图案；

其中，当所述晶圆上形成多个由所述掩模板曝光而成的曝光图案时，相邻两个所述曝光图案中的其中一个所述曝光图案的第一测试元件组图案与另一个所述曝光图案的第二测试元件组图案邻接。

2.根据权利要求1所述的掩模板，其特征在于，沿着所述切割道图案的方向，所述第一图案的长度和所述第二图案的长度之和为一设定值。

3.根据权利要求2所述的掩模板，其特征在于，所述第一图案的长度和所述第二图案的长度相等或不相等。

4.根据权利要求1所述的掩模板，其特征在于，所述掩模板包括两个所述切割道图案，两个所述切割道图案相交。

5.根据权利要求4所述的掩模板，其特征在于，两个所述切割道图案相互垂直。

6.根据权利要求1所述的掩模板，其特征在于，所述掩模板还包括对准图案，所述对准图案位于所述切割道图案内，且位于所述第一图案和所述第二图案之间；

所述对准图案的两端分别与所述第一图案和所述第二图案相接。

7.根据权利要求1所述的掩模板，其特征在于，所述掩模板还包括重叠切割道图案，用于在所述切割区域形成重叠切割道；

相邻两个所述图案中的其中一个所述图案的所述重叠切割道与另一个所述图案的所述重叠切割道重叠。

8.根据权利要求7所述的掩模板，其特征在于，所述第一图案位于所述重叠切割道图案内的部分的长度等于所述重叠切割道图案的宽度的二分之一，且所述第二图案位于所述重叠切割道内的部分的长度等于所述重叠切割道的宽度的二分之一。

9.一种半导体装置，其特征在于，包括：

晶圆，包括多个呈阵列分布的曝光图案，每个所述曝光图案由权利要求1至8任一项所述的掩模板通过曝光工艺形成；

多个第一测试元件组，分别位于多个所述曝光图案的切割道的第一端；以及

多个第二测试元件组，分别位于多个所述曝光图案的切割道的第二端；

其中，相邻的两个所述曝光图案内的其中一个所述曝光图案的所述第一测试元件组和另一个所述曝光图案的所述第二测试元件组邻接。

10.根据权利要求9所述的半导体装置，其特征在于，沿着所述切割道的方向，所述第一测试元件组的长度和所述第二测试元件组的长度之和为一设定值。

11.根据权利要求10所述的半导体装置，其特征在于，所述第一测试元件组的长度和所述第二测试元件组的长度相等或不相等。

12.根据权利要求9所述的半导体装置，其特征在于，所述半导体装置还包括多个对准标记，多个所述对准标记分别位于多个所述曝光图案的切割道内，且位于所述第一测试元件组和所述第二测试元件组之间；

每个所述曝光图案中的所述对准标记的两端分别与所述第一测试元件组和所述第二测试元件组相接。

13.根据权利要求9所述的半导体装置，其特征在于，相邻的两个所述曝光图案之间具有重叠切割道。

14.根据权利要求13所述的半导体装置，其特征在于，所述第一测试元件组位于所述重叠切割道内的部分的长度等于所述重叠切割道的宽度的二分之一，且所述第二测试元件组位于所述重叠切割道内的部分的长度等于所述重叠切割道的宽度的二分之一。