[发明专利]半导体存储器装置及其操作方法

说明书

本申请涉及半导体存储器装置及其操作方法。一种半导体存储器装置包括存储器串和控制逻辑。存储器串连接在公共源极线和位线之间，并且包括至少一个第一选择晶体管、多个存储器单元和多个第二选择晶体管。控制逻辑被配置为在擦除操作期间向分别连接到多个第二选择晶体管的多条第二选择线中的第一组施加第一电压，使多条第二选择线中的第二组浮置，然后向公共源极线施加擦除电压。

技术领域

本公开涉及一种电子装置，更具体地，涉及一种半导体装置及其操作方法。

背景技术

半导体存储器装置可以以其中串水平地布置在半导体基板上的二维结构形成，或者以其中串垂直地层叠在半导体基板上的三维结构形成。三维存储器装置已经被设计以解决二维存储器装置的集成限制，并且可以包括垂直层叠在半导体基板上的多个存储器单元。

发明内容

本公开的实施方式旨在提供具有改善的擦除操作速度和擦除可靠性的半导体存储器装置及操作该半导体存储器装置的方法。

根据本公开的实施方式的一种半导体存储器装置包括存储器串和控制逻辑。存储器串连接在公共源极线和位线之间，并包括至少一个第一选择晶体管、多个存储器单元和多个第二选择晶体管。控制逻辑被配置为在擦除操作期间向分别连接到多个第二选择晶体管的多条第二选择线中的第一组施加第一电压，使多条第二选择线中的第二组浮置，然后向公共源极线施加擦除电压。

在实施方式中，第一电压可以在连接到第一组中的第二选择线的第二选择晶体管中产生栅诱导漏极泄漏(GIDL)电流。

在实施方式中，随着擦除电压被施加到公共源极线，多条第二选择线当中的第二组的电压可以通过耦合而增加。

在实施方式中，第二组的第二选择线的电压增加到使连接至第二组的第二选择线的第二选择晶体管导通的电平。

在实施方式中，第二组的第二选择线可以被定位成与公共源极线相邻。

在实施方式中，在擦除操作期间，控制逻辑还可以被配置为将第二组预充电到高于第一电压的第二电压。控制逻辑可以在执行预充电操作之后使第二组浮置。

在实施方式中，在擦除操作期间，控制逻辑还可以被配置为将多条第二选择线当中的第二组和第三组预充电到高于第一电压的第二电压。控制逻辑可以在执行预充电操作之后使第二组浮置。

在实施方式中，在多条第二选择线当中，第三组可以位于第一组和第二组之间。

在实施方式中，在擦除操作期间，控制逻辑还可以被配置为向多条第二选择线当中的第三组施加第一电压。控制逻辑还可以被配置为在执行施加操作之后使第三组浮置。控制逻辑可以在使第二组和第三组浮置之后向公共源极线施加擦除电压。

在实施方式中，在多条第二选择线当中，第三组可以位于第一组与第二组之间。

根据本公开的另一实施方式的一种操作半导体存储器装置的方法，该半导体存储器装置包括单元串，该单元串包括依次连接在位线和公共源极线之间的第一漏极选择晶体管和第二漏极选择晶体管、多个存储器单元、第一源极选择晶体管和第二源极选择晶体管，该方法包括：向连接至第一源极选择晶体管的第一源极选择线施加第一电压；使连接到第二源极选择晶体管的第二源极选择线浮置；以及通过向公共源极线施加擦除电压来增加第二源极选择线的电压。

在实施方式中，该方法还可以包括：在执行浮置操作之前向第二源极选择线施加第一电压。

在实施方式中，该方法还可以包括：在执行浮置操作之前向第二源极选择线施加大于第一电压的第二电压。

在实施方式中，第一电压可以是接地电压。

在实施方式中，在使第二源极选择线浮置和向公共源极线施加擦除电压期间，可以向第一源极选择线施加第一电压。