[发明专利]半导体器件和形成半导体器件的方法

说明书

在实施例中，器件包括：栅极结构，位于衬底上方；栅极间隔件，与栅极结构相邻；源极/漏极区域，与栅极间隔件相邻；第一层间电介质(ILD)，位于源极/漏极区域上，第一ILD具有第一杂质浓度；以及第二ILD，位于第一ILD上，第二ILD具有第二杂质浓度，第二浓度小于第一浓度，第二ILD、栅极间隔件和栅极结构的顶面共面；以及源极/漏极接触件，延伸穿过第二ILD和第一ILD，源极/漏极接触件耦接至源极/漏极区域。本申请的实施例还涉及半导体器件和形成半导体器件的方法。

技术领域

本申请的实施例涉及半导体器件和形成半导体器件的方法。

背景技术

半导体器件用于各种电子应用中，诸如例如，个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积材料的绝缘层或介电层、导电层和半导体层并且使用光刻图案化各个材料层以在其上形成电路组件和元件来制造。

半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定区域中。

发明内容

本申请的一些实施例提供了一种半导体器件，包括：栅极结构，位于衬底上方；栅极间隔件，与所述栅极结构相邻；源极/漏极区域，与所述栅极间隔件相邻；第一层间电介质(ILD)，位于所述源极/漏极区域上，所述第一层间电介质具有第一杂质浓度；第二层间电介质，位于所述第一层间电介质上，所述第二层间电介质具有第二杂质浓度，所述第二杂质浓度小于所述第一杂质浓度，所述第二层间电介质、所述栅极间隔件和所述栅极结构的顶面共面；以及源极/漏极接触件，延伸穿过所述第二层间电介质和所述第一层间电介质，所述源极/漏极接触件耦接至所述源极/漏极区域。

本申请的另一些实施例提供了一种半导体器件，包括：栅极结构，位于衬底上方；源极/漏极区域，与所述栅极结构相邻；栅极间隔件，位于所述源极/漏极区域和所述栅极结构之间，所述栅极间隔件包括第一间隔件层和第二间隔件层，所述第一间隔件层靠近所述栅极结构，所述第一间隔件层包括具有第一原子百分比的氮的碳氮氧化硅，所述第二间隔件层靠近所述源极/漏极区域，所述第二间隔件层包括具有第二原子百分比的氮的碳氮氧化硅，所述第一原子百分比大于所述第二原子百分比；蚀刻停止层，位于所述栅极间隔件的侧壁和所述源极/漏极区域的顶面上，所述蚀刻停止层包括具有第三原子百分比的氮的氮化硅，所述第三原子百分比大于所述第一原子百分比；第一层间电介质(ILD)，位于所述蚀刻停止层上；以及源极/漏极接触件，延伸穿过所述第一层间电介质和所述蚀刻停止层，所述源极/漏极接触件耦接至所述源极/漏极区域。

本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在衬底上方形成栅极结构；形成与所述栅极结构相邻的栅极间隔件；生长与所述栅极间隔件相邻的源极/漏极区域；在所述源极/漏极区域、所述栅极间隔件和所述栅极结构上沉积蚀刻停止层，所述蚀刻停止层具有氮浓度；对所述蚀刻停止层实施氮化处理工艺，所述氮化处理工艺增大所述蚀刻停止层的所述氮浓度；在所述蚀刻停止层上沉积第一层间电介质(ILD)，所述第一层间电介质具有杂质浓度；以及对所述第一层间电介质实施氧化物固化工艺，所述氧化物固化工艺降低所述第一层间电介质的所述杂质浓度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了三维视图中的FinFET的实例。

图2至图14B是根据一些实施例的在制造FinFET中的中间阶段的各个视图。

图15A和图15B是根据一些其它实施例的FinFET的截面图。

图16A和图16B是示出根据一些其它实施例的层间电介质的组成的光谱图。

具体实施方式