[发明专利]一种可调延时线芯片及其制作方法

说明书

本发明提供一种可调延时线芯片及其制作方法，可调延时线芯片包括基底层、波导芯层、上包层以及温控层；基底层具有一光刻面；波导芯层设于光刻面上，波导芯层内用以光波传播；上包层设于波导芯层的外侧面上，呈包覆波导芯层设置；温控层设于上包层背向波导芯层的侧壁面上，温控层用以控制温度变化；其中，波导芯层的折射率呈大于基底层和上包层的折射率设置。波导芯层设于基底层与上包层之间，光波在波导芯层内折射传播，温控层控制温度变化，通过热光效应，温度越高，折射率会增大，改变波导芯层的折射率，进而控制波导芯层的延时可调节，延时精度可从亚皮秒量级到数皮秒量级。

技术领域

本发明涉及集成光电子领域，特别涉及一种可调延时线芯片及其制作方法。

背景技术

光延时技术广泛应用于光通信领域中的全光交换、全光路由、全光缓存以及信号复用等方面。从上世纪年代至今，出现了多种光延时技术，如基于空间光学的延时技术、基于光开关和光纤长度的延迟线结构；基于光开关和光纤色散的延时技术基于光纤光栅的延时线；基于慢光效应实现的延时线等，基于光纤传输构建的延时系统与传统的基于电缆的相比，体积和重量都有很大程度地减小，但远未达到高集成度的要求，而且延迟精度只在数皮秒数量级。随着光电集成技术，特别是硅光子技术的成熟，集成光波导延时线的延迟精度可以达到亚皮秒量级。

通过改变波导的物理长度来实现不同延时的集成波导光延时线，难以在满足延时精度的同时实现最大延时量，这是因为延时精度由最短波导长度决定，而可变延时总量又与波导长度有关，若通过减小最短波长的长度来提高延时精度，则不利于实现大的可变延时总量，并且会使器件制备难度增加。光延时技术延时可调性较差，如何控制波导的延时亟待解决。

发明内容

本发明的主要目的是提出一种可调延时线芯片及其制作方法，旨在解决光延时技术中延时可调性较差问题。

为实现上述目的，本发明提出一种可调延时线芯片，包括：

基底层，具有一光刻面；

波导芯层，设于光刻面上，波导芯层内用以光波传播；

上包层，设于波导芯层的外侧面上，呈包覆波导芯层设置；以及，

温控层，设于上包层背向波导芯层的侧壁面上，温控层用以控制温度变化；

其中，波导芯层的折射率呈大于基底层和上包层的折射率设置。

可选的，沿背向上包层的方向，温控层依次包括引线层以及电极层。

可选的，电极层的材质为铬和金，引线层的材质为钨和钛。

可选的，波导芯层的材料为含锗二氧化硅；和/或，

上包层的材料为含硼磷二氧化硅材料。

可选的，波导芯层的锗浓度呈大于上包层的硼磷浓度设置。

本发明还提供一种可调延时线芯片的制作方法，可调延时线芯片的制作方法包括以下步骤：

在光刻面上沉积形成初始芯层；

通过光刻初始芯层得到波导芯层；

在波导芯层上沉积形成上包层；

在上包层背向波导芯层的侧壁面上镀膜形成温控层。

可选的，通过光刻初始芯层得到波导芯层还包括以下步骤：

在初始芯层上设置掩膜层；

在掩膜层上涂设第一光刻胶层，并曝光显影，得到预设芯层图案；

根据预设芯层图案，刻蚀掩膜层，形成待刻蚀图案；

根据待刻蚀图案，刻蚀初始芯层，并去除掩膜层以及第一光刻胶层，得到波导芯层。