[发明专利]SFQ时序电路综合计算方法、系统以及终端

说明书

本发明的SFQ时序电路综合计算方法、系统以及终端，分别对SFQ逻辑门状态机的状态机描述分别进行解释以及编译获得该状态机的状态转移集合信息，并对所述状态转移集合信息分解为一或多个子状态机，并将各子状态机与SFQ逻辑单元库中的各单元门进行映射，并基于各子状态机的映射结果，对各子状态机进行重组，以获得SFQ时序逻辑电路结构。本发明利用了SFQ逻辑门自有的优势，直接完成从SFQ逻辑门状态机到SFQ时序电路的逻辑映射，减少了中间模拟CMOS逻辑门、组成CMOS时序状态机的两步操作，提高了SFQ时序电路的逻辑综合成功率以及对SFQ单元库的利用率，使SFQ时序电路的大规模自动化设计更加高效，并解决现有技术的问题。

技术领域

本发明涉及集成电路领域，特别是涉及一种SFQ时序电路综合计算方法、系统以及终端。

背景技术

超导集成电路是指基于约瑟夫森结和超导材料，包括单磁通量子(Single-Flux-QuanTum，SFQ)电路等应用的集成电路。SFQ电路是一种比较特殊的超导集成电路，其主要是由约瑟夫森结组成的，通过磁通量子Ф0的有无来表示数字逻辑“0”和“1”的。跟传统半导体CMOS(Complementary Metal Oxide Semiconductor)电路比起来，磁通量子的微小和量化性质显著减少了串扰和功耗的影响，而磁通量子进出环路时在结中产生的窄电压脉冲也使其获得极高的频率。这种兼具超高工作速度和极低功耗的优点，使得该电路在超宽带宽模数/数模转换器(Analog-to-Digital Converter，ADC)、超导计算机等应用上有显著的前景。

由于SFQ逻辑通过磁通量子的有无判断“0”和“1”，因此需要对基本单元门——与或非门等添加时钟端进行定时。对于SFQ与或非以及其他逻辑门来说，一般采用状态转移图的形式来模拟CMOS逻辑门的行为，因此可以直接应用CMOS逻辑综合算法，来实现组合逻辑的快速自动化设计。但在时序逻辑的综合中，若采用传统的CMOS数字电路综合算法来综合SFQ时序逻辑，会形成SFQ逻辑门状态机→模拟CMOS逻辑门行为→组成CMOS时序状态机→替换为SFQ时序状态机的算法流程，其中模拟CMOS逻辑门、组成CMOS时序状态机两个环节为SFQ时序电路综合中的冗余操作，并在实际应用中发现该流程存在无法最大化利用SFQ单元库、无法正确匹配SFQ单元以实现设计预期效果等问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SFQ时序电路综合计算方法、系统以及终端，用于解决采用传统的CMOS数字电路综合算法来综合SFQ时序逻辑出现的逻辑不匹配、电路开销不合理、单元库利用率低等问题。

为实现上述目的及其他相关目的，本发明提供一种SFQ时序电路综合计算方法，包括：对SFQ逻辑门状态机的状态机描述分别进行解释以及编译，并获得编译结果；根据所述编译结果获得对应所述SFQ逻辑门状态机的状态转移集合信息；对所述状态转移集合信息进行分解，获得分别对应一或多个子状态机的子状态转移集合信息；基于SFQ逻辑单元库的单元门信息，对各子状态机的子状态转移集合信息分别进行映射，并获得对应各子状态机的映射结果；基于对应各子状态机的映射结果，对各子状态机进行重组，以获得SFQ时序逻辑电路结构。

于本发明的一实施例中，所述对SFQ逻辑门状态机的状态机描述分别进行解释以及编译，并获得编译结果包括：基于预设的SFQ逻辑的定制算法，对SFQ逻辑门状态机的状态机描述分别进行解释以及编译，并获得符合SFQ逻辑的编译结果。

于本发明的一实施例中，所述对所述状态转移集合信息进行分解，获得分别对应一或多个子状态机的子状态转移集合信息包括：基于与SFQ逻辑单元库的单元门信息相关的分解规则，分别对所述状态转移集合信息进行一或多次迭代分解，直至获得不可再分解的一或多个子状态转移集合信息。