[发明专利]多层掩模层及其形成方法

说明书

本公开涉及多层掩模层及其形成方法。一种方法包括：在衬底之上形成半导体层；蚀刻半导体层的一部分以形成第一凹部和第二凹部；在半导体层之上形成第一掩模层；在第一掩模层上执行第一热处理，该第一热处理使第一掩模层致密化；蚀刻第一掩模层以使所述第一凹口暴露；在第一凹口中形成第一半导体材料；并且去除第一掩模层。

技术领域

本公开总体涉及多层掩模层及其形成方法。

背景技术

半导体器件被用于各种电子应用，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上按顺序地沉积材料的绝缘或电介质层、导电层和半导体层，并且使用光刻对各种材料层进行图案化以在其上形成电路组件和元件。

半导体工业通过不断减小最小特征尺寸来持续改进各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多组件被集成到给定区域中。然而，随着最小特征尺寸的减小，出现了额外应解决的问题。

发明内容

根据本公开的一个方面，提供了一种形成多层掩模层的方法，包括：在衬底之上形成半导体层；蚀刻所述半导体层的一部分以形成第一凹部和第二凹部；在所述半导体层之上形成第一类型掩模层，形成所述第一类型掩模层包括：在所述半导体层之上形成第一掩模层；并且形成第二掩模层，其中，在形成所述第二掩模层之后，所述第二掩模层位于所述第一掩模层的一部分之上；蚀刻所述第一类型掩模层以使所述半导体层暴露；在所述第一凹部中形成第一半导体材料；并且去除所述第一类型掩模层。

根据本公开的另一方面，提供了一种形成多层掩模层的方法，包括：在第一衬底之上形成半导体层；蚀刻所述半导体层以在第一区域中形成第一凹部并在第二区域中形成第二凹部；在所述第一区域和所述第二区域之上沉积第一掩模层的第一部分；在所述第一掩模层的第一部分之上形成第二掩模层；从所述第二区域去除所述第一掩模层和所述第二掩模层；在所述第二凹部中形成第一外延源极/漏极区域；去除所述第一掩模层的剩余部分和所述第二掩模层的剩余部分；在所述第一区域和所述第二区域之上沉积第三掩模层的第一部分；在所述第三掩模层的第一部分之上形成第四掩模层；从所述第一区域去除所述第三掩模层和所述第四掩模层；在所述第一凹部中形成第二外延源极/漏极区域；去除所述第三掩模层的剩余部分和所述第四掩模层的剩余部分；并且在所述半导体层之上形成栅极结构。

根据本公开的又一方面，提供了一种形成多层掩模层的方法，包括：在衬底之上沉积第一掩模层，其中，所述第一掩模层具有第一厚度；在所述第一掩模层之上形成第二掩模层，在形成所述第二掩模层之后，所述第一掩模层具有不同于所述第一厚度的第二厚度，并且其中，所述第二掩模层具有第三厚度；蚀刻所述第一掩模层和所述第二掩模层以使所述衬底的一部分暴露；在所述第二掩模层之上生长第一半导体材料，并且在所述衬底的该部分之上生长第二半导体材料；并且蚀刻以去除所述第一掩模层和所述第二掩模层。

附图说明

在结合附图阅读下面的具体实施方式时，可以通过下面的具体实施方式最佳地理解本公开的各方面。要注意，根据行业的标准惯例，各种特征并非按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或减小。

图1示出了根据一些实施例的三维视图中的纳米结构场效应晶体管 (纳米结构FET)的示例。